基于IP交换技术以太网交换机设计与实现.docVIP

基于IP交换技术以太网交换机设计与实现 　　摘要　文章分析了基于三层的交换技术，给出了一种三层以太网交换机的硬件设计方案和基于分层的交换网络软件平台设计方案，对交换机的主要性能进行了测试并对测试结果作了分析。 　　关键词　IP交换技术　三层以太网交换机　吞吐量　时延　丢包率 　　 　　1　引言 　　 　　局域网的发展趋势是：由千兆速度为骨干、百兆速度为接入的主流结构逐渐过渡到万兆速度为骨干、千兆速度为接入的结构。交换式以太网技术的出现，极大提高了局域网的性能。局域网中加入交换技术，使得网络拓扑结构更松散，也使得以太网交换技术逐步走向智能化，以太网交换机等设备必须适应用户的高速化和智能化的需求。交换的智能化包括QoS、单一IP地址管理、远程控制等功能，同时还包括流量访问控制、速度限制、远程管理等智能管理功能。 　　另外，随着路由功能融入到以太网交换机中，新的以太网交换技术可以应用到汇聚层和骨干层，目前在交换机上可以实现路由器中所有的网络接口。以太网的发展也正逐步从企业级过渡到电信市场级别，因此业界也提出了“电信级以太网”的概念，并形成了成熟的解决方案。 　　 　　2　三层交换原理 　　 　　三层交换是相对于二层交换而提出的，它在OSI七层参考模型的第三层实现了数据包的转发。三层交换技术将二层交换机和三层路由器两者的优势结合成为一个有机的整体，是一种利用三层协议中的信息来加强二层交换功能的机制，是新一代局域网交换和路由技术，也称为IP交换技术。这种跨层集成的方式既保留了二层交换机的许多功能和特性，又引进三层以上的路由、策略管理和流控等多种功能。 　　 　　三层交换机采用“一次路由，多次交换”的处理方式，达到有效控制广播信息的目的。由于只在路由过程中才进行三层处理，绝大部分数据都通过二层交换，因此三层交换机的转发速度接近二层交换机的速度，提高了网络整体性能，它也成为当前核心高性能交换机的主流。 　　 　　3　三层以太网交换机设计方案 　　 　　3.1硬件平台设计 　　目前三层以太网交换机硬件平台实现方案大部分采用：微处理器+专用交换芯片+物理层接口芯片+交换矩阵(可选)，本文采用MPC8245高性能CPU+98EX108交换芯片构建48FE+4GbE的解决方案。硬件系统逻辑组成如图1所示。 　　交换机按功能划分为六部分：时钟模块、CPU控制模块、交换处理模块、PHY模块、接口模块和电源模块。 　　(1)CPU控制模块 　　CPU控制模块是整个系统的管理核心，主要完成系统的配置管理、系统信息存储、状态信息查询、特殊报文和路由信息的处理等。 　　CPU控制模块由处理器、BootROM、程序储存器(FLASH)、实时时钟(RTC)、SDRAM、逻辑控制电路、控制串 　　 口和调试网口等组成，其各部分配置为：512K×8bit BootROM、4M×16bit FLASH、16M×64bitSDRAM。 　　处理器采用飞思卡尔公司生产的MPC8245高性能32位嵌入式处理器，其主要特点包括：采用了MPC603e内核架构，最高主频达到400MHz；由一个32位超标量体系结构PowerPC处理器内核与一个外设逻辑块构成，在外设逻辑块中集成了一个PCI桥、DUART、内存控制器、DMA控制器、EPIC中断控制器、一个消息单元和一个I2C控制器；内含一外设逻辑总线，用于连接处理器内核和外设逻辑块；处理器内核可以在不同的频率下工作，64位数据总线和32位地址总线。 　　(2)交换处理模块 　　交换处理模块是交换机的交换路由处理核心，系统工作时，数据包由业务口接收，然后送至交换芯片进行数据包二层交换和三层路由。针对报文类型，经过不同的处理过程后，再进行MAC地址的重新封装，然后发送到相应的目的业务口。 　　交换处理模块采用Marvell公司的98EX108，通过RGMII和SSMII接口分别下挂千兆和百兆PHY芯片，可提供48FE+4GE端口，和CPU之间通过PCI总线进行通信。 　　 　　98EX108为Marvell公司的多层以太网交换芯片，其主要特点包括：提供48个10／100Mbps和4个10／100／1000Mbps的以太网口支持；提供RGMII和SSMII接口，即可通过RGMI接口下挂千兆PHY芯片，通过SSMII接口接百兆PHY芯片；二层特性有：二层线速转发、16K MAC地址、4KVLAN、8个优先级队列；三层特性有：线速IPV4／IPV6转发、8K主机路由、16K网络路由、4K路由接口、1K三层多播；支持802.1s、1D、1Q、1W、1x，DOUBLETAGING VLAN；支持端口聚合(基于L2或L3，31个TRUNK组、每组最多8个端口)32b／66M PCIv2.2接口