基于DSP BuilderFIR滤波器设计.docVIP

基于DSP BuilderFIR滤波器设计 　　摘 要：数字信号处理的稳定性、有效性和精确性使其应用范围越来越广。FPGA具有可根据自行需要而改变设计电路的功能，在数字电路领域不断发展，但它编程的语言繁琐而且不易理解。为此，采用DSP Builder进行FIR滤波器的设计，不仅可以自动转化为FPGA芯片能识别的语言，还可以进行模型化仿真。根据FIR滤波器的滤波原理，通过DSP Builder工具，设计一个20阶的低通滤波器，并进行了仿真。 　　关键词：DSP Builder；FIR滤波器；Matlab；FPGA 　　中图分类号：TN713 文献标识码：A 文章编号：2095-1302（2016）05-00-03 　　0 引 言 　　滤波器是用来抑制或滤除输入信号中的干扰或干扰成分，改变输入信号中各个频率分量的大小和相位，输出有用或达到预期指标的信号[1]。随着电子技术的不断发展，芯片集成度不断提高，数字滤波器不断取代模拟滤波器[2]。数字滤波器分为无限脉冲响应（IIR）和有限脉冲响应（FIR）两类，相比于IIR滤波器，FIR滤波器不存在递归运算，即不存在除零以外的其它极点，系统总是稳定的，也容易实现线性相位；虽然在实现过程中计算量较大，但设计方便，在通信、数字图像处理、雷达信号分析和谱分析等领域都有广泛的应用。 　　1 FIR滤波器 　　1.1 FIR滤波器原理 　　FIR滤波器指的是用有限冲 　　其中，M表示滤波器的阶数，h（i）表示系统的单位冲激响应，这由选择的滤波特性决定。一个理想的滤波器其单位冲激响应是一个无限长的序列，而FIR滤波器的阶数显然是有限的，这就要通过一定的附加函数逐步逼近理想的滤波特性。x（n-i）是通过i个延时后的数字输入信号。 　　1.2 FIR滤波器结构 　　FIR滤波器系统基本运算如图1所示。该结构图可以看成是一个分节的延时线，把每一节的输出加权累加，得到滤波器的输出[3]。由图可以看出，FIR滤波器可根据需要而加长或缩减延时线的长度和乘法器的系数来改变FIR的参数。FIR滤波器实际上是一个采用有限精度算法实现的时不变线性离散系统[3]。此结构是上述表达式（2）的直接反应，除此以外，还可以根据微机所提供的资源对系统结构进行改进，达到节约资源或节省运行时间的目的。 　　图1 FIR滤波器的基本结构 　　FIR滤波器一般是由乘法器、加法器、延时器构成，以进行数值计算和数据存储。由于处理时间和芯片资源空间相互制约，通过调整延时线长度和乘加次序来改变时间和空间之间的要求。当滤波器数据流向处理方式不同时，滤波器形成串行、并行、模拟卷积运算的分布式处理等结构。这里不展开说明，根据实际情况选取合适的滤波结构。总之，滤波器结构的选取不仅会影响滤波器自身的滤波性能，还会影响资源的合理利用。 　　1.3 FIR滤波器系数 　　在低通滤波器的设计过程中，要有理想的截止频率必须是无限长序列。对FIR滤波器来说，没有递归运算，只有有限阶抽头数，这就需要通过一定的设计方法，使误差达到最小值。把理想系统的单位冲激响应h（n）用一定的计算公式选择出有限长度的hd（n），以此hd（n）来逼近理想的h（n）。有限的抽头数就是FIR滤波器的系数，与滤波器的阶数对应。不同的逼近方法对滤波性能产生不同的影响。在设计系统的过程中要考虑通带，阻带，衰减程度，波纹等因素，避免系统达不到理想的设计要求。 　　根据不同FIR滤波器性能的要求，选取恰当的系数与滤波器阶数。一般有三种普遍的做法，分别为窗函数、等波纹最佳逼近、频率抽样。 　　（1）窗函数设计方法是将主要频率的值选出而舍弃一些对信号影响不大的值。当时域有限而频域无限时，就不会有良好的截止频率，这对信号贡献较大的频率成分不会有大的影响，截止频率附近的成分也可忽略不计； 　　（2）等波纹最佳逼近法处理比较粗糙的频率范围时经常使用，较低的阶数就能达到要求； 　　（3）频率抽样法是在频域范围内对信号进行数字处理，一般采用FFT的方法进行数据变换，其算法复杂。 　　2 设计流程及相关工具使用 　　2.1 DSP Builder的相关介绍 　　DSP Builder不是一个独立的软件，而是一个算法级的工具，作为一个子函数库存在于Matlab＼SimuLink中，同时得到Altera公司的授权，自动生成系统代码，完成硬件实现。随着数字信号处理技术的不断发展，FPGA应用的空间范围越来越广泛，但其实现目标所用的VHDL等硬件描述语言比较复杂。由Altera公司设计的数字信号处理工具DSP Builder简化了数字系统设计的流程，设计效率得到了提高。除此之外，其为数据类型的转化提供了一个很好的工具。 　　DSP Builder作为Matlab数值计算软件和Qu