基于OMAP3530数字视频处理.docVIP

基于OMAP3530数字视频处理 　　摘 要：本文主要研究MPEG-4算法进行移植、测试、优化，分别针对PC机、OMAP3530 单ARM核工作、OMAP3530双核协同工作等状态下视频处理性能进行测评。 　　关键词：OMAP；MPEG-4算法视频处理 　　1 引言 　　OMAP是一款面向多操作系统（包括PalmOS5.0，PocketPC2002和通信领域的Symbian）的高性能低功耗处理器。它集成了包括一个数字协处理器在内的多媒体单元，并且加入和GSM/GPRS接口和蓝牙无线协议等一些当前的高级功能。由于其较低的主频150Mhz和广泛的支持性能，OMAP获得了Palm公司的认可，成为了其下Palm OS5产品的标准处理器。而其中的OMAP3530是TI公司推出的面向移动网络多媒体信号处理的双核处理器，片内集成了ARM Cortex-A8和TMS320C64+处理器。 　　数字视频编码在诸如数字视频监控系统与视频会议系统等众多应用中发挥着重要作用。本文将对以TMS320C64x DSP为基础的通用视频编码器优化技术进行介绍。基于DM64x的视频编码优化结合了多种技术，其中包括算法/系统优化、存储器缓冲优化、EDMA及高速缓存利用率优化等。TMS320C64x器件建立在德州仪器（TI）开发的第二代高性能VLIW架构（VelociTI.2）基础之上。该器件具有VLIW架构、2级存储器/高速缓存层次结构以及EDMA引擎等关键特性，从而使其成为计算强度较大的视频/影像应用（如视频编码与分析）的最佳选择之一。利用DM64x进行应用开发时，需要全面了解其特性与开销以实现最佳性能。 　　2 研究内容 　　本设计在OMAP3530硬件平台进行数字视频应用设计。主要内容是对MPEG-4算法进行移植、测试、优化，分别针对PC机、OMAP3530 单ARM核工作、OMAP3530双核协同工作等状态下视频处理性能进行测评，其中双核协同工作部分应与同组同学共同设计，通过基于XDM的ARM和DSP交互驱动进行编程开发。 　　在完成上述基本工作的基础上可进一步设计基于MPEG-4和Qtopia图形界面的网络视频通信。开发的最终希望能够实现一个基于OMAP3530的视频处理设备，可以高速地对视频进行MPEG-4的编码解码和播放功能。 　　下面以TMS320C64为例在此列出其所有DSP关键特性： 　　1. 增强功能单元 　　TMS320C64x的8个功能单元中的VelociTI.2扩展包括加速视频与影像应用性能的新指令。 　　2. L1/L2分级存储器结构 　　16KB直接映射的L1P程序高速缓存，带有32字节的高速缓存管线（8周期L1P高速缓存缺失损失）。 　　16KB双路关联L1D数据高速缓存，带有64字节的高速缓存管线（6循环L1D高速缓存缺失损失）。 　　256KBL2统一映射RAM/高速缓存（灵活的RAM/缓存分配） 　　L2四路关联高速缓存，带有128字节的高速缓存管线。 　　3. 位优先原则：低位优先（Little Endian），高位优先（Big Endian）。 　　4.64位外部存储器接口（EMIF）：至异步与异步存储器的无胶合逻辑接口。 　　5.1024MB总的可寻址外部存储器空间。 　　6.增强型直接存储器存取（EDMA）控制器（64个独立通道）。 　　片上外设集包括：三个可配置的视频端口，一个10/100Mbps以太网MAC（EMAC），一个管理数据输入/输出（MDIO）模块，一个VCXO内插控制端口（VIC）。视频端口外设提供与通用视频解码器和编码器相连的无缝接口，以支持多种视频分辨率及标准，如ITU-BT.656、BT.1120、SMPTE125M/260M/274M/296M等。 　　上面的功能特性对包括视频编码在内的所有算法的执行都相当重要。二级存储器/高速缓存分级结构与EDMA引擎基本决定了视频编码器实现的架构。在算法实现过程中，我们需要弄清一些有关存储器/高速缓存层次结构以及EDMA引擎的基本概念。如果代码大于L1P，就可能发生L1P高速缓存缺失，CPU停止运行至到读取到所需代码。类似地，如果数据与L1D不符，就会出现L1D高速缓存缺失并且CPU停止运行。所有的L1P与L1D缺失问题均由L2高速缓存/SRAM来解决。如果代码与数据的大小均大于L2高速缓存的容量，那么就可能出现L2高速缓存缺失。与L1P/L1D高速缓存缺失损失相比，L2缺失损失通常更严重，因为L2高速缓存需要与速度较低的片外存储器相互传递数据/代码。 　　确保视频编码器最佳性能的两大重要因素是进行有利于高速缓存的程序分区（program partitioning）以及数据传输处理（如减少L1/L2缺失）。