基于VerilogHDL信号处理板卡中双向端口设计.docVIP

基于VerilogHDL信号处理板卡中双向端口设计 　　摘要：选用Xilinx的Virtex-4芯片，美国德州仪器Texas Instruments公司C6000的 DSP -TMS320C6713，设计一个高速信号（采集）处理板，介绍了其系统构成，以及各模块的逻辑框图。应用Verilog-HDL语言对双向（inout）端口进行了描述，同时给出仿真初始化双向端口I/O的方法。 　　关键词:双向端口 FPGADSPVerilog HDL 　　 　　1引言 　　 　　本系统以较高的采样速率，利用FPGA对AD模数芯片的控制实现采集，一般地说，所采集的数据又不是实时地传送到用户端进行后续处理，因此，首先要实时地存储数据，然后再向PC机传送。然而，当数据量很大时，就更有必要在DSP外围挂接存储芯片。 　　同时,由于FPGA经常和外部存储器进行数据输入输出交换,而利用双向端口的设计来进行数据交换可以成倍地节省各自的引脚资源。比如某个设计需要一个16位的数据输入口和一个16位的数据输出口,并且数据输入和输出不会同时发生。如果数据输入口和输出口分别设计则需要32根数据线,而用双向端口来设计,则只需要16根数据线,这样就节省了16根数据线引脚。由于现在的大多数资料对双向端口的设计介绍很少,本文给出FPGA中双向端口的设计原理和方法,以及仿真和初始化双向端口的方法,同时选用Xilinx Virtex-4芯片进行实际应用。 　　 　　2信号处理板卡的系统构成 　　及数据存储芯片 　　 　　 2.1 系统构成 　　 由FPGA控制4片模拟输入电压为-10V~+10V，转换速率可以高达2kSPS/mW的AD7656，实时地将模拟信号变成数字信号，本系统中共有24路数字信号输出，这24路数字信号通过FPGA双向端口实时地存放在DSP外挂的SDRAM内，再通过DSP读SDRAM数据，将数据通过RS232送到PC机，此时也可以通过PCI桥将数据直接送到PC机，这样达到PC机对信号的后续处理。PC机也可以通过FPGA的双向口，将串口RS232外部接收的数据送到FPGA，再送至DSP外挂的SDEAM或者E2PROM中，实现数据的存储，以便下一步对数据分析处理。在这个系统中的这两个双向端口,都是16位的数据交换,由于用了双向端口,节省了16引脚资源,同时优化了器件的选择和整体设计,降低了成本。图1为信号处理板卡功能模块逻辑框图。 　　 　　图1 信号处理板卡功能模块逻辑框 　　 　　 2.2 DSP芯片介绍 　　TMS320C6713片上外设被映射到存储空间中，通过片上外设总线进行访问。TMS320C6713片外设备（存储器或 I/O）通 过外部存储器接口（EMIF）进行访问，分成 4 个存储空间，每个存储空间可独立进行配置，并提供了32-bit位宽的外部存储器接口(EMIF), 总共可寻址512MB的存储器空间, 可无缝挂接各种常见的同步异步存储器。本设计中挂接了一个SDRAM和一个Flash。 　　 　　 2.3 数据存储芯片 　　 2.3.1 E2PROM 　　 串行E2PROM是可在线电擦除和电写入的存储器，具有体积小、接口简单、数据保存可靠、可在线改写、功耗低等特点，串行E2PROM按总线形式分为三种，即I2C总线、Microwire总线及SPI总线三种。本卡采用I2C总线型 ，即“内部集成电路总线”。I2C总线采用时钟（SCL）和数据（SDA）两根线进行数据传输，接口十分简单。SDA是串行数据脚。SCL是时钟脚。SDA和SCL脚均为施密特触发输入，并有滤波电路，可有效抑制噪声尖峰信号，保证在总线噪声严重时器件仍能正常工作。本系统所用EEPROM是1Mbit的AT24C08A。 　　 　　 2.3.2 SDRAM 　　SDRAM，即Synchronous DRAM （同步动态随机存储器），工作速度与系统总线速度同步,也就是与系统时钟同步，避免了 不必要的等待周期，减少数据存储时间。SDRAM结构复杂，适合做大容量存储。SDRAM采用3.3V工作电压，168Pin的DIMM接口，带宽为64位。本系统SDRAM最高运行频率可达133MHz，采用了两个现代半导体的HY57V561620CT ( 4 Bank* 4M * 16bit ),即存储空间为256M，用于提供DSP程序运行期间所需的动态存储空间。 　　 　　3 双向端口的设计 　　和VerilogHDL程序设计 　　 　　 3.1 双向端口的设计 　　 根据上面的分析可知：FPGA采集到的数据先存到SDRAM中，之后还要从SDRAM读出，（当然也可以直接通过PCI桥从SDRAM中取出数据）所以在FPGA内部就需要定义相应位数的双向端口（i