基于ISA总线多目标信号发生器设计.docVIP

基于ISA总线多目标信号发生器设计 　　摘 要本文阐述了DDS的基本原理以及AD9854的主要特性、工作原理及控制使用方法，并介绍了基于工业标准总线ISA总线的最多能同时产生8路激励信号（最高150M）输出的硬件和软件的实现方案，这就为能同时实现对多个信号实施干扰提供了可能。 　　【关键词】DDS AD9854 CPLD ISA总线 动态连接库 　　1 概述 　　DDS即直接数字频率合成器，采用了高速数字电路和高速D/A转换技术，具有极短的换频时间、极高的频率分辨率、输出相位连续、控制方便、而且无需调试等优点。ISA（即工业标准结构）总线是在计算机上所配备的扩展系统总线，最佳的数据传输速率达20MB/s，AD9854的数据传输速率为100M，我们通过高速计算机的ISA总线来控制DDS产生激励信号，只要在DDS相应的寄存器写入不同的数据就能快速产生信号输出，是一个开环的频率合成系统，信号稳定的时间极短，信号的产生时间能达到微妙级，而且多个DDS容易集成到一块板卡上，我们设计的多目标信号发生器合成了8路的DDS信号。 　　2 DDS工作原理及AD9854主要特性 　　DDS是根据奈奎斯特采样定律从连续信号的相位出发将一个正弦信号采用、量化、编码，形成一个正弦函数表，存于EPROM中。合成时通过改变相位累加器的频率控制字来改变相位增量，相位增量的不同，一个正弦周期内的采样点数不用，输出的频率就不同。在采样频率不变的情况下，通过相位的改变来实现频率的改变。计算公式为： 　　△P=ω×△t=2πf△t （1） 　　经转换得： 　　（2π×△t）=（△P×Fclk）÷2π （2） 　　其中△P为相位变化，ω为角频率，△t为时钟周期，Fclk为时钟频率，f为信号频率。 　　由式中可知，改变相位△P就可改变合成信号频率f ，由于N位相位累加器对2π进行量化，即对2π取2N个点，则△P可取0～2N-1，将其代入得f=（WFC*fclk）/2N，其中WFC 为频率控制字，取值为2N。将这种变化的相位/幅值量化的数字信号通过D/A转换即可得到合成的相位变化的模拟信号频率。DDS工作原理见图1。 　　3 实现对AD9854的控制 　　AD9854有10MHz的2线或3线SPI兼容的串行接口，还有100MHZ的8位并行接口，8位数据总线，6位地址总线。为了提高激励信号的产生速度我们选用并行控制总线，只需要将AD9854的SPSELECT管脚（P70）接到高电平+3.3V即可。同时将片选线CSB（P22管脚）直接接地，用P21管脚WRB控制数据的写入，与ISA总线的/SMEMR连接。 　　I/O端口寻址方式有两种：一种是存储器映射方式，即把端口地址与存储器地址统一编址；另一种是I/O映射方式，即把I/O端口地址与存储器地址分别进行独立的编址。 　　主机与扩展存储器的接口有三种方法，其中一种方法是内存直接直接映射，就是将扩展存储器像主存储器一样对待，把扩展存储器当作系统主存储器的一部分，所有能够访问主存储器的指令也以同样的方式访问扩展存储器，这种接口是一种比较方便、使用的方法。从内存分配上看，供用户可内存映射的空间是C0000H～DFFFFH。 　　图2为多目标板卡的工作原理框图，其中CPLD器件为ALTERA公司的MAX7000S系列器件，它主要实现ISA总线对DDS数据线、地址线的缓冲隔离以及DDS写信号线的译码，我们在MAXPLUS II软件环境下选用并口下载电缆BYTEBLASTER的JTAG模式进行在线编程，采用PDF图形输入或VHDL语言对CPLD进行编程，最后使用专门的下载电缆通过计算机并口下载到器件的JTAG口。 　　4 系统硬件工作原理 　　多目标板卡能实现最多8路激励信号的同时输出，激励信号输出频谱图见图8。标频信号采用带有VT端可调的300MHZ的温补晶振，通过分路器发送到各DDS作为的工作时钟，8路DDS输出的信号再经过合路器合成为一路信号输出到功率放大器。各路DDS彼此独立，可以其中一路工作，也可以8路同时工作，不工作的AD9854可通过修改1DH寄存器的数值来打开或关掉激励信号的输出，送10H打开DDS，送17H可以关掉DDS输出，使之处于休眠状态，大大降低了电路的功耗。为保证板卡的电磁兼容特性和SFDR指标，各射频电缆必须良好接地。8路同时工作时+24V电源输入，需要近2A的电流，能耗较大，板卡上加装了散热片和小型风扇，板卡独立供电，不需要ISA总线上提供的电源，这也减小了板卡对计算机的影响。 　　5 系统软件设计 　　因为主应用设计为在Windows平台上使用，编程平台采用了Visual C++6.0，这是一款Windows下面向对象的可视化编程工具，它的高性能及高度集成的环境，可使