基于FPGAYTO控制模块设计.docVIP

基于FPGAYTO控制模块设计 　　摘要： 介绍一种基于FPGA的YTO扫描控制模块。本模块能同时完成数据校准、扫描波形发生、锁相环控制、系统时序同步等功能，通过在线下装不同程序，能以多种扫描方式工作。 　　关键词： FPGA；YTO；控制；扫描 　　中图分类号：TN6 文献标识码：A 文章编号：1671－7597（2011）0210036－01 　　 　　0 引言 　　现代通信测试仪器的工作频率已逐步扩展到微波毫米波波段，被测的信号需要经过下变频后才能送给数字中频模块进行信号处理，所以仪器往往需要微波本振源。以YIG（钇铁?J榴石）小球为谐振子的电调振荡器（YTO） 　　具有覆盖频带宽、频谱纯度高等优点，故在现代微波测试仪器的合成扫描源中得到广泛应用。 　　当前，国内外YTO控制模块多针对特定的仪器而设计，功能比较单一，通用性不强。本文介绍的YTO控制模块，利用FPGA灵活、可靠的特点，配以完全受控的模拟电路模块，能完成复杂的扫描控制及校准补偿处理，可应用于多种微波测试仪器的合成扫描信号源中。 　　1 YTO控制模块工作原理 　　以YTO为核心振荡器的微波信号源及其驱动电路基本结构如图1。模块生成稳定电流驱动YTO主线圈和副（调频）线圈，在其内部产生调谐磁场，输出频率。 　　扫描时，用户定义扫描频段的起始频点（START）、终止频点（STOP）以及扫描点数。波形控制器由此计算出扫描参数，产生周期变化的扫描控制信号，输出至波形发生器。扫描时，波形发生器根据扫描控制信号向YTO主、副线圈分别传送周期变化的驱动电流，使得YTO的输出频率能在其频率范围的任意区段上有规律的变化。 　　模拟的YTO控制模块结构复杂、反应慢、不易更改控制参数。在宽频带扫描时，其产生的驱动波形线性特性较差。采用微处理器的控制模块，实现电路简单，工作稳定，但不能精确控制延时特性，不能实现整机时序同步。以FPGA为核心的YTO驱动模块，可根据需要将不同的数字电路配置在一块芯片内，简化了电路，提高了模块的稳定性和通用性。 　　2 基于FPGA的YTO控制模块设计 　　2.1 硬件设计。图2为基于FPGA的YTO控制模块结构框图。 　　FPGA实现与外部模块的通信、产生同步时序、校准扫频参数、产生数字扫描信号等功能，其内部分配了一块片内SRAM存储本振模块的控制参数；扫描波形发生器利用D/A转换器将FPGA传来的扫描数字波形转变为模拟波形，由FPGA控制其内部电路，产生阶梯波或锯齿波；扫宽调节模块中采用模拟开关，完成扫宽/窄扫及粗调/微调的选择；主（副）线圈驱动调整电路将模拟波形整形，放大，产生稳定的驱动电流。 　　扫描开始前，FPGA通过16位地址/数据复用总线接收仪器控制模块发送的扫频参数。接收到的扫频参数和锁相环参数锁存后存入片内并行SRAM中。 　　扫描开始后，首先由FPGA根据片内SRAM中的扫描参数产生数字扫描信号。由于YTO的输出频率与其对应的驱动电流不是理想的线性关系，该数字扫描信号需经过预置在片外SRAM中的校准数据校准后才能输出。 　　产生数字扫描信号的同时，FPGA根据扫频参数变化实时调整扫描信号的波形、扫描宽度等控制信号，并将存于片内SRAM中的锁相环参数由并行转为串行，经同步串行总线发送至本振模块，使锁相环及YTO的输出能与扫描参数变化保持同步。 　　数字扫描信号送入波形发生器后，产生对应的模拟信号。该模拟信号进入扫宽调节模块，由扫宽选择信号决定送至主（或副）线圈驱动调整电路，随后经滤波、放大后，驱动YTO产生微波输出。YTO输出的频率送至锁相环，与基准参考信号混频，产生的相位差值以电压形式再反馈给波驱动调整电路，形成闭环回路，锁定YTO输出。 　　每启动一次扫描，FPGA产生一个扫描开始信号。该信号经过不同延时形成一组同步信号，分别送至DDC和DSP。所有延时都由计数器控制，实现整机时序精确同步。 　　2.2 FPGA内部扫描电路设计。FPGA内部产生扫描控制参数原理框图如图3所示。扫描前，输入扫频参数：起始频率、终止频率、频率步距、扫频时间等。扫频过程启动后，FPGA按以下步骤工作：1）根据扫频数据计算频点保持时间 ；根据D/A变换器的动态范围计算频率增量步距 　　 。2）累加器I存入保持时间 ，开始计数延时。同时累加器II复位，使输出D/A转换器输出电压等于其起始值。3）累加器I每隔 产生一次计数触发信号，触发累加器II以 为步进进行累加，使D/A变换器输出电压上升一级。4）反复进行第三步过程，直到累加器II反馈的当前频率于终止频率 相等，这时复位累加器II，开始新的扫描。由此，阶梯波扫描信号产生。 　　在上面过程中，可将 适当变小，使累加器I、累加器II累加速度加快，再调整 值，则D