基于异构多核H.264编码器研究与实现.docVIP

基于异构多核H.264编码器研究与实现 　　摘要：随着信息社会的迅猛发展，传统的单核处理器及同构多核已难以满足大数据处理的高性能需求，采用ARM和FPGA构建异构多核系统，以FPGA上的IP核作为硬件加速器，ARM提供通用计算成了高性能计算领域的重要发展趋势。本文针对当前应用最广泛的H.264视频编码算法，构建了ARM-FPGA异构多核系统，提出了基于共享内存和AXI总线的高带宽通信方法。将编码算法中耗时较多的模块负载到FPGA上运行，利用FPGA丰富的逻辑资源和并行性加速编码，移植嵌入式Linux到ARM上并开发相关驱动，实验数据表明H.264编码算法在ARM-FPGA异构多核系统中效果较好，编码速度明显加快，且有很好的扩展性和灵活性。 　　关键词：视频编码；异构多核；FPGA；H.264 　　中图分类号：TP37 　　文献标识码：A 　　0 引言 　　随着科学技术的创新，云计算和移动互联网的迅猛发展使得各领域对海量数据的处理能力要求越来越迫切。传统的单核处理器已满足不了当下的计算要求，为此，人们提出了多核处理器解决方案。多核处理器共有两种架构，同构多核架构（Homogeneous MPSoc）和异构多核架构（Heterogeneous）。同构多核系统由功能相近的处理器构成，如Intel系列，ARM Cortex-A9系列。异构多核系统是由功能相异的处理器构成，如IBM的Cell处理器，AMD的APU等。H.264是由ISO/IEC与ITUT合作成立的联合视频专家组（JVT：Joint Video Team）于2003年制定的视频编解码标准，其主要包括视频编码层（VCL：Video Coding Layer）和网络适应层（NAL：Network Adaptation Layer）。 　　纪芳提出了一种基于FPGA同构多核处理器的AVS视频编码算法实现方案，使用Xilinx官方提供的MicroBlaze软核构建同构多核系统，其中一个软核作为主核，负责线程调度任务和任务分配，剩余的软核作为协处理器负责执行具体某些编码算法模块。优点是充分利用了FPGA逻辑资源丰富的特点，适合运行并行算法，缺点是系统的流程控制和数据运算都由FPGA实现，硬件描述语言开发难度大。 　　江辉提出了一种基于CPU-GPU的异构多核架构的H.264编码算法实现方案，在该架构中GPU作为CPU的协处理器，CPU串行执行任务，而GPU并行执行CPU分配的任务。CPU和GPU各自有自己的专用的存储器以及数据访问通路，因此相较于同构多核处理器有更大的存储器带宽和计算性能，缺点是GPU开发使用的CUDA是设备相关的，可扩展性较差。 　　本文在前人研究基础上，结合Zynq开发板单芯片集成了双核ARM和FPGA的特点，提出了一种基于ARM-FPGA的异构多核高性能架构，设计了一种异构多核间高带宽通信方式，移植了嵌入式Linux并开发相关软核的驱动，在该架构实现了优化后的H.264编码算法，实验数据表明，该架构下的算法相比同构多核架构具有很大性能的提升。 　　1 基于Zynq的异构多核系统总体设计 　　1.1异构多核系统的硬件架构设计 　　本文使用的硬件平台是Xilinx Zynq-7000 SOC，在单芯片集成了具有丰富特点的双核ARM Cortex-A9处理器的处理系统和Xilinx可编程逻辑，整个异构多核系统的硬件架构设计如图1所示。 　　处理系统不仅包括ARM Cortex-A9双核处理器，还包括Cache，DDR控制器，DMA控制器等。可编程逻辑采用Xilinx 7系列的FPGA技术，它包含大量不同类型的资源，主要包括块存储器（Block RAM），时钟管理单元（Clock Management Tiles），可配置逻辑块（Configurable Logic Block）等。ARM Cortex-A9双核处理器和Xilinx7系列FPGA集成到单芯片中构成了本文所介绍的异构多核处理器系统。由于Zynq既有通用处理器的灵活性和可扩展性，又有具有可编程逻辑处理器的高性能，可重构性，因此本文在此硬件平台上构建了异构多核的处理器系统，完成了H.264编码算法在异构多核系统上的优化实现。 　　1.2异构多核系统的软件架构设计 　　为了在异构多核系统上运行H.264编码算法，本文将嵌入式Linux系统移植到Zynq开发板，并开发相关驱动。在Zynq异构多核硬件系统上移植Linux系统的步骤如图2所示。 　　在异构多核硬件系统搭建完毕及嵌入式Linux移植完成后，本文将在软件层实现H.264编码算法。 　　如图3所示，运行过程中以下文详述的ARM-FPGA高速通信方法及FPGA硬件加速算法的调用为基础，将编码算法中耗时最多的任务负载到FP