第一节集成电路制造工艺.ppt

§1-1 双极型集成电路工艺(P1~5) 思考题 1.1.1典型PN结隔离工艺流程 1.1.1典型PN结隔离工艺流程（续1） 1.1.1典型PN结隔离工艺流程（续2） 1.1.1典型PN结隔离工艺流程（续3） 1.1.1典型PN结隔离工艺流程（续4） 1.1.1典型PN结隔离工艺流程（续5） 1.1.1典型PN结隔离工艺流程（续6） 1.1.2典型PN结隔离工艺 光刻掩膜版汇总 1.1.3 外延层电极的引出 1.1.4 埋层的作用 1.1.5 隔离的实现 1.1.6 其它双极型集成电路工艺简介 1.1.7 习题 §1.2 MOS集成电路工艺(P5~11) 思考题 1.2.1 N阱硅栅CMOS工艺主要流程 （ 参考P阱硅栅CMOS工艺流程）1.衬底准备 1.2.1 N阱硅栅CMOS工艺主要流程（续） 2. 氧化、光刻N-阱(nwell) 1.2.1 N阱硅栅CMOS工艺主要流程（续）  3. N-阱注入，N-阱推进，退火，清洁表面 1.2.1 N阱硅栅CMOS工艺主要流程（续）  4. 长薄氧、长氮化硅、光刻场区(active反版) 1.2.1 N阱硅栅CMOS工艺主要流程（续）  5.场区氧化（LOCOS）, 清洁表面 (之前可做N管场区注入和P管场区注入，提高场开启；改善衬底和阱的接触，减少闩锁效应） 1.2.1 N阱硅栅CMOS工艺主要流程（续） 6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶 （polysilicon—poly)（之前可作开启电压调整注入） 1.2.1 N阱硅栅CMOS工艺主要流程（续）  7. P+ active注入（Pplus）（ 硅栅自对准） 1.2.1 N阱硅栅CMOS工艺主要流程（续）  8. N+ active注入（Nplus —Pplus的反版）  （ 硅栅自对准） 1.2.1 N阱硅栅CMOS工艺主要流程（续）  9. 淀积BPSG，光刻接触孔(contact)，回流 1.2.1 N阱硅栅CMOS工艺主要流程（续）  10. 蒸镀金属1，反刻金属1（metal1) 1.2.1 N阱硅栅CMOS工艺主要流程（续）  11. 绝缘介质淀积，平整化，光刻通孔(via) 1.2.1 N阱硅栅CMOS工艺主要流程（续）  12. 蒸镀金属2，反刻金属2（metal2) 1.2.1 N阱硅栅CMOS工艺主要流程（续） 13. 钝化层淀积，平整化，光刻钝化窗孔(pad) 1.2.2 N阱硅栅CMOS工艺 光刻掩膜版汇总简图 1.2.3 局部氧化的作用 1.2.4 硅栅自对准的作用 1.2.5 MOS管衬底电极的引出 1.2.6 其它MOS工艺简介 1.2.7 习题 §1.3 BI CMOS工艺简介 1.3.1以CMOS工艺为基础的BI-MOS工艺 1.以P阱CMOS工艺为基础 1.3.1以CMOS工艺为基础的BI-MOS工艺 2.以N阱CMOS工艺为基础 1.3.2以双极型工艺为基础的BI-MOS工艺 P-Sub P-Sub N阱 ?有源区 ?多晶 ?Pplus ?Nplus ?引线孔 ?金属1 ?通孔 ?金属2 ?钝化 2. 减缓表面台阶 3. 减小表面漏电流 P-Sub N-阱 1. 提高场区阈值电压 在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。 P-Sub N-阱 NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。 P-Sub N-阱 双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等 多层金属：便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路 P阱CMOS工艺，双阱CMOS工艺 E/D NMOS工艺 1.阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光刻掩膜版及其作用。 2. NMOS管源漏区的形成需要哪些光刻掩膜版。 双极型工艺与CMOS工艺相结合，综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，适合模拟和数/模混合电路。 (P11~14) N+ N+ P+ P+ P-well N Sub NMOS PMOS N-epi N-epi P-well P+BL P+BL N+ N+ P N