综合（课程设计）报告.docVIP

PAGE 1 基于FPGA的嵌入式51核的数字钟设计 摘要 此次设计的数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计时显示；具有清零，调节小时、分钟功能；具有整点提示、定时报警功能，使用蜂鸣器报警；由键盘输入进行 HYPERLINK /thesis/2008/0324/down_6688.html 数字钟设计的校时、清零、启停功能。 数字钟在日常生活中经常用到，可利用现在所学知识自行设计一个数字钟。我们在本次实验中采用了基于FPGA的嵌入51软核的设计方法。基于EDA技术，在Quartus II工具软件环境下，采用自顶向下的设计方法，在FPGA中嵌入51软核。在FPGA中嵌入51软核后，FPGA就有了51单片机所有的功能，就相当于在51单片机上进行数字钟的设计。系统主芯片采用EP2C5T144C8，由时钟模块、控制模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证。 关键字：FPGA；51软核；整点提示；定时报警；对时 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc 第一章 题目分析 PAGEREF _Toc \h 3 HYPERLINK \l _Toc 1.1、功能要求及指标 PAGEREF _Toc \h 3 HYPERLINK \l _Toc