基于漏―源电平转换MOS电容放大器.docVIP

基于漏―源电平转换MOS电容放大器 　　摘 要：文中提出了一种基于漏-源电平转换的MOS电容放大器作为采样保持电容的方法，以提高电荷域采样的线性度。放大器巧妙地利用采样和保持为两个独立过程的特性：当处在采样阶段时，MOS电容放大器工作在反型区，此时有较大的电容值，等效为电荷域采样的输出电压较小，提高了线性度；当处在保持阶段时，MOS电容放大器在漏-源电平转换作用下从反型区变换到耗尽区，此时有较小的电容值，等效为电荷域采样的输出电压被放大，使下一级电路能较好地工作。利用一种55 nm CMOS工艺设计了基于漏-源电平转换的MOS电容放大器，并利用Spectre分析了该MOS电容放大器的功能。仿真结果论证了文中工作对提高电荷域采样线性度的可行性。 　　关键词：高灵敏度接收器；电荷域采样；非线性；MOS电容放大器；漏-源电平转换 　　中图分类号：TP39；TN432 文献标识码：A 文章编号：2095-1302（2017）12-00-04 　　0 引 言 　　基于电荷域采样[1]或电压域采样[2]的离散时域架构是设计低功耗、低成本和单片集成接收器的一种可行架构。相比较，电荷域采样具有如下优势： 　　（1）可以通过内嵌sinc滤波器滤掉开关采样产生的噪声和旁瓣间的噪声[3]； 　　（2）带宽不受负载电容的影响，可以避免接收前端与模数转换器（Analog to Digital Convertor，ADC）的接口使用功耗饥饿型缓冲器[4]； 　　（3）开关采样产生的时钟馈通和时钟抖动都比较小等 [5]。 　　以上优势使得基于电荷域采样的离散时域接收器受到学术界的广泛关注[6-10]。 　　电荷域采样的线性度对离散时域接收器的灵敏度[11，12]有较大影响。例如，当利用电荷域采样设计射频前端时，其非线性将恶化接收前端的噪声系数，甚至使接收前端产生减免和阻塞现象，导致接收器无法正常工作；当电荷域采?庸ぷ髟谀Ｄ饣?带时，其非线性将减小ADC的无杂散动态范围[13]。为了提高电荷域采样的线性度，其输出电压应尽可能小[14]，但较小的电压将恶化下一级电路输入信号的信噪比。针对该问题，文中设计了一种基于漏-源电平转换的MOS电容放大器，用作电荷域采样的采样保持电容。该MOS电容放大器巧妙地利用采样和保持为两个独立过程的特性，在采样阶段时，MOS电容放大器工作在反型区，此时采样电容值较大，使得输出电压较小，可以提高电荷域采样的线性度；在保持阶段时，MOS电容放大器在漏-源电平转换的作用下从反型区变换到耗尽区，此时保持电容值较小，等效为电荷域采样的输出电压被放大。因此，本论文设计的MOS电容放大器能同时提高电荷域采样的线性度和下一级电路输入信号的信噪比，对实现高灵敏度的电荷域采样离散时域接收器具有重要意义。 　　1 理论分析 　　当电荷域采样选择基于漏-源电平转换的MOS电容放大器作为采样保持电容时，既能提高电荷域采样的线性度又可提高下一级电路输入信号的信噪比。本节分析了基于漏-源电平转换的MOS电容放大器的工作原理和该MOS电容放大器提高电荷域采样线性度的可行性。 　　1.1 基于漏-源电平转换的MOS电容放大器的工作原理 　　利用NMOS和PMOS构造电容的原理分别如图1和图2所示。源极S和漏极D连接形成电容的下极板，栅极G作为电容的上极板。此外，NMOS电容和PMOS电容的衬底B应分别接地和电源电压，该接法使NMOS电容和PMOS电容只工作在反型区和耗尽区，因此电容-电压（C-V）曲线呈单调特性[15]。 　　假设NMOS管的宽长比为200 ?m/4 ?m，VG为0.4 V且VD-S从0 V变化到VDD，NMOS电容的C-V曲线如图3所示。当VD-S为0 V时，NMOS管工作在反型区，电容值约10pF；当VD-S增大到VDD时，NMOS管工作在耗尽区，此时电容降至约3 pF。基于该C-V特性的NMOS电容的采样保持电路如图4所示。当开关合上时处在采样阶段，电流Iin对NMOS电容充电，NMOS电容积累的电荷量为Iin与采样时间的乘积；当开关打开时处在保持阶段，NMOS电容保持采样阶段的电荷量。保持阶段的电容为3 pF，小于采样阶段的电容10 pF，且在两个阶段，电荷量不变，所以保持阶段的电压大于采样阶段的电压，实现了放大功能。利用该放大特性设计电荷域采样电路既可以提高电荷域采样的线性度，又可以提高下一级电路输入信号的信噪比，可以应用于具有高灵敏度的电荷域采样离散时域接收器。 　　1.2 提高电荷域采样线性度的可行性分析 　　电荷域采样如图5所示。电荷域采样主要由跨导gm和采样电容Cs组成，gm将输入电压Vin转换为输出电流Iin后通过Cs进行采样。因为电容Cs为无源器件，所以电荷域采样的非线性主要由跨导的非线性导