通用于ieee80216跟多码率译码器设计.pdfVIP

⊕ 國立中山大學資訊工程學系 碩士論文 適用於 IEEE 802.16e標準之多碼率 LDPC解碼器設計 Design of Multi-Code Rate LDPC Decoder for IEEE 802.16e Standard 研究生 ：蕭志豪 撰 指導教授 ：張雲南博士 中華民國 九十六 年 七 月 摘要摘要 摘要摘要 本篇論文提出了一個適用於多碼率並且符合 IEEE 802.16e 標準的低密度同 位檢查碼 （Low-Density Parity-Check code ，LDPC ）解碼器 。為了支援此標準不 同碼率的檢查矩陣 ，本篇論文提出了一個以邊序列化（edge-serial ）執行的可程 式化 LDPC解碼器 。此架構能夠根據內部一連串的更新指令 執行序列化的檢查節 點運算 。當每個檢查節點相連的位元節點數在一定的範圍之內時，任何複雜或是 非正規檢查矩陣都能適用於此架構 。除了具有高度的使用彈性外，本篇論文也提 出了幾個適用於 LDPC解碼器的最佳化技巧 。首先，在過去LDPC解碼器的相 關研究都著重在檢查節點的運算 。本篇論文則提出了另外一種以位元節點運算為 主的執行方式 ，此種執行方式可以使得設計更精簡化 。第二，使用一種更好 、更 快速的訊號更新方式 ，此種方式可以讓訊號收斂所需的時間縮短。除此之外，更 能夠節省大約一半的訊號儲存硬體 。更進一步的，當使用位元節點為主的執行方 式時 ，可以利用提早停止機制 （early termination ）達到停止部分 位元節點的運算 進而減少解碼的時間 。其他設計的特色還包括重新排程訊號