第2讲—数字电子的技术—安徽财经大学—电子信息工程2013级2班.pptVIP

4.3 主从JK触发器 设初态Q=0 练习：主从JK触发器，试画出Q的波形图。 * 边沿触发方式的触发器有两种类型：一种是维持—阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。 4.4 边沿触发器 同时具备以下条件的触发器称为边沿触发器： ① 触发器仅在CP某一约定跳变沿到来时，才接收输入信号； ② 在CP=0或CP=1期间，输入信号的变化不会引起触发器输出状态变化。 优点：不仅克服了空翻现象，而且大大提高了抗干扰能力。 * 4.4 边沿触发器 一、维持—阻塞式D触发器* RD、SD为直接置“0”、置“1”端，低电平有效。其操作不受CP控制，因此也称异步置“0”、置“1”端。 1.电路结构和逻辑符号 * * 4.4 边沿触发器 2.工作原理 0 1 1 D D 1 D D D触发器的特征方程为： 即D触发器的输出状态仅在CP的上升沿发生变化，且由CP上升沿到达前瞬间输入信号D的值决定。 4.4 边沿触发器 3. 维持、阻塞线的作用 ①线：置“1”维持线； ③线：置“0”阻塞线。 ②线：置“0”维持线； ④线：置“1”阻塞线。 1 0 1 1 1 0 1 1 1 0 置“1” 有效防止了“空翻”，且抗干扰能力强。 * 4.4 边沿触发器 4. 功能描述 D Qn+1 0 0 1 1 ①状态真值表 0 1 D=0 D=1 D=0 D=1 ②状态转移表 ③波形图 Q CP D 1 2 3 4 5 1）触发器的触发翻转仅发生在CP的上升沿。 2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 设初态Q=0 * 4.4 边沿触发器 二、由CMOS传输门构成的边沿D触发器 RD、SD为异步置“0”、置“1”端，高电平有效。正常工作时，SD=RD=0。 主触发器 从触发器 输出门 1.电路结构 * * 4.4 边沿触发器 2.工作原理 主触发器 从触发器 输出门 D CP 0 √ × √ √ √ × × × SD=RD=0 D D D D 状态方程为： D （上升沿触发） 4.4 边沿触发器 三、利用传输延迟时间构成的边沿触发器* 1.负边沿JK触发器电路结构和逻辑符号 Q C1 1K Q 1J 1J C1 1K S R Q Q C1 1K 1J J K CP Q Q * ①特征方程 * 4.4 边沿触发器 2.功能描述（CP下降沿触发） J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ②状态真值表 ③波形图 设初态Q=0 4.4 边沿触发器 四、T触发器和T′触发器 1.T触发器 ①特征方程： 将JK触发器的J和K相连作为T输入端就构成了T触发器。 T Qn+1 0 Qn 1 Qn ②状态真值表 0 1 T=0 T=0 T=1 T=1 ③状态转移表 2.T′触发器 当T触发器的输入端为T=1时，称为T′触发器。 特征方程为： Q C1 T Q 1N CP T触发器逻辑符号 * 例1：时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0. 4.6 应用举例 * 课堂练习(续) CP D Q1 * 课堂练习(续) CP D Q1 * 例2：时钟CP波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态=0. * CP Q1 Q2 * * 例3：时钟CP波形如图所示,试画出各触发器Q端的波形,设各输出端Q的初始状态Qn=0 。 CP Q1 Q2 * 1. 在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。 2. 边沿触发抗干扰能力强，且不存在空翻，应用较广泛。 * （1）时钟控制R-S触发器 电平触发方式：当CP=1时，其状态随输入端R、S的变化而改变。 （2）主从J-K触发器 （3）边沿触发器维持-阻塞D触发器 触发方式不同，逻辑功能与主从J-K触发器的相同。 Qn+1=D （4）边沿J-K触发器 小　结 * 重点： （1）触发器的基本工作原理. （2）电平触发、边沿触发. （3）钟控R-S、J-K、D触发器的逻辑功能. * 第4章 小结 * 1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2．描写触发器逻辑功能的方法主要有特性方程、状态真值表、状态转移图和波形图等。 3．触发方式： (1) 基本RS触发器，为电平触发方式。 (2) 同步RS触