基于simulink的VIMAX的仿真文档说明系统的基本机构如下所示.DOC

highspeedlogic 基于simulink的VIMAX的仿真文档说明 系统的基本机构如下所示： 图1 系统的基本结构 下面我们分别对系统三个模块进行理论分析与介绍：卷积编码和维特比译码，QAM调制解调已经OFDM调制解调。 第一部分：卷积编码解码模块 1.1 卷积编解码的理论简介 卷积码编码器如图2所示： 图2码率为k/n，编码约束度为N的卷积码编码器 图3-1主要包括：一个输入移位寄存器（分为N段，每段k位）；n个模2加法器；一个输出数据选择器（n选一）。某一时刻，输入到编码器的k个信息元组成一个信息组，相应的输出序列是由n个码元组成的码段。这里，称N为编码约束度，说明编码过程中互相约束的码段个数。令N=m+1，则m称为编码存储，它表示输入信息组在编码器中需存储的单位时间（有时为了简化，编码器中只用m段的输入移位寄存器）。称Nn为编码约束长度，说明编码过程中互相约束的码元个数，如m=2，n=2，则Nn=6。所以m或N以及Nn都是表示卷积码编码器复杂性的重要参数。 译码比较复杂，我们举（2，1，2）为例： 输入至(2，1，2)编码器的信息序列M=(1011100)，编码器输出的码序列C=(11，10，00，01，10，01，11)，通过二进制对称信道(BSC)送入译码器的序列R=(10，10，00，01，11，01，11)有两个错误，下面我们利用维特比译码算法输出估计信息序列M和码序列C。维特比译码器接收序列R的过程如下所示： ·第一时刻接收到子码R0=10 ·第二时刻接收到子码Rl=10 ·第三时刻接收到R2=00 ·第四时刻收到子码R3=0 ·第五时刻接收到子码R4=11 ·第六时刻接收到子码R5=01 ·第六时刻接收到子码R6=11 上面描述出了各时刻进入每一状态的幸存路径及其度量值d(最小汉明距离)，以及与此相应的译码器估计的信息序列M。当L+m=7个时刻以后，4条幸存路径只剩一条，它就是译码器输出的估值序列C=(11，10，00，01，10，01，11)，相应的估值信息序列M=(1011100)，R中的两个错误得到了纠正。在某一时刻，如j=3时，进入s0状态的幸存路径的确定过程可叙述如下。进入s0状态的有两条路径：一条是由(00)分支加上与此分支相连的前一时刻(第2时刻)的幸存路径C01=(00，00)连接组成的路径(C01，00)=(00，00，00)，d(R2，00)=d(00，00)=0，因而d(C0l，00，ROR1R2)=d(C0l，ROR1)+d(R2，00)=2+0=2，所以该路径的度量值d是2；另一条路径是由(11)分支加上与此分支相连的前一时刻(第2时刻)的幸存路径C01’=(11，10)连接组成的路径(C01’，11)==(11，10，11)，它的度量值d=d(C0l’11，R0R1R2)=d(C0l’，R0R1)+d(R2，11)=l+2=3。根据最小汉明距离准则可得在第3时刻s0的幸存路径是C012=(00，00，00)，它的度量值d=2。在其他时刻及进入其余状态的幸存路径的选择与此完全相同。若某一时刻进入某一状态的两条路径有相同的度量，如第4时刻，进入s2状态的两条路径(11，10，00，10)和(00，11，01，01)，它们的度量值d都为3，故可任选一条作为s2状态的幸存路径，在图中选择(11，10，00，10)。这种任意选的结果，并不会影响最后结果的正确性。 1.2 卷积编解码的simulink模块建模和分析 卷积编码模块： 其参数设置界面如下所示： 图3 卷积编码模块参数设置界面 Matlab中的卷积编码器对二进制输入序列进行卷积编码，得到相应的二进制输出序列。如果卷积编码器的输入信号的数目为k输出信号为n，则这个卷积编码器的码率为k/n. Trellis structure(Trellis 结构)： 卷积编码器的Trellis 结构，通常在Matlab工作区中设置一个Trellis 结构的变量，在工作区中设置Trellis 结构的各种参数，然后在卷积编码器模块的Trellis structure参数中填上该变量的名称。另外还可以通过poly2Trellis ()函数把卷积编码器的约束长度、生成多项式以及反馈连接多项式转换成Trellis 结构的形式。 Viterbi编码模块： 其参数设置界面如下所示： 图4 维特比译码模块 其主要参数的Trellis structure(Trellis 结构)解释和上面图3相同。像这里当使用约束长度为7，生成多项式为171和133(八进制数)、反馈连接多项式为171（八进制数）的卷积编码器时，可以把本参数设置为poly2Trellis (7，[171 133]，171)。 第二部分：QAM调制解调 2.1 QAM的