智力竞赛抢答器电路课程设计说明书4seirbus.docVIP

智力竞赛抢答器电路设计 1 技术指标 设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。主持人具有将抢答器复原的功能。 2 设计方案及其比较 2.1 方案一 采用74LS175为主芯片的设计方案 图1为74LSl75管脚图。其中，CLR是异步清零控制端(低电平有效)。D1～D4是并行数据输入端，CLK为时钟脉冲端，Q1～Q4是并行数据输出端，/Q1～/Q4是Q1～Q4的反码数据输出端。(注：/Q1代表Q1的非，下同) 图1 74LS175管脚图 表1为74LS175的功能表。当CLK引脚输入上升沿时，D1～D4被锁存到输出端（Q1～Q4）。在CLK其他状态时，输出与输入无关。其异步复位端为低电平时，Q1～Q4输出为低，/Q1～/Q4输出为高。 表1 74LS175的功能表 清零 时钟 输　　入 输　　出 工作模式 CLK 1D 2D 3D 4D 1Q 2Q 3Q 4Q 0 × × × × × 0 0 0 0 异步清零 1 ↑ 1D 2D 3D 4D 1D 2D 3D 4D 数码寄存 1 1 × × × × 保　　　持 数据保持 1 0 × × × × 保　　　持 数据保持 抢答器的电路设计图使用Protel绘制，结果如图2所示。 图2 抢答器电路设计图方案一 其工作原理为：电路上电后，按下复位按键S0（裁判）实现清