第四章WISHBONE寄存器反馈总线周期.doc

翻译者：huanhuan Email:huanhuan_hdu@163.com  简介 WISHBONE1片上系统（SoC）轻量级的IP核互联结构是使用半导体IP核进行设计的一种灵活的设计方法。它的目的在于缓解片上系统集成的问题已促进设计的可重用用性。这将通过在IP核之间建立一个共同的接口来完成。这将提高系统的可移植性与稳定性，其结果将是使最终用户的产品能更快的上市。 以前，IP核使用非标准的互联方案，以致在系统集成式非常难。这就需要创建一个依赖与用户的逻辑将核之间连在一起。采用标准的互联方案，最终用户可以将IP核更快更容易的集成到系统中。 本说明文档可同时适用于软核，固核和硬核设计。因为固核和硬核通常也是由软核产生的，所以本文档是以软核的立场来写的。 本说明文档对开发工具和目标硬件没有特定要求，并且兼容几乎所有的综合工具。然而，本文档中列出的例子却是采用VHDL硬件描述语言描述的。这仅仅是考虑方便读者，使用其它硬件描述语言的读者（如Verilog?）能够很容易看懂理解。基于原理图的设计工具同样也是支持的。 WISHBONE互联技术是针对通用接口设计的。严格意义上讲，它定义了IP核之间的数据交换标准，但是它没有去规范IP和的特殊应用功能。 WISHBONE总线结构设计师是受到三个因素的强烈影响：第一，存在一个对优秀的、可靠的片上系统互联技术解决方案的需求；第二，需要一种共同的接口规范，以缓解在基于结构化设计的大型团队项目中遇到的问题；第三，传统的微型计算机总线系统互连解决方案如：PCI总线和VME总线，给他们以深刻的印象。 事实上，WISHBONE总线架构与微型计算机总线结构有一下相似之处：（a）：提供一个灵活的系统集成解决方案，可以很容易的根据特定应用进行调整；（b）：提供多种总线周期及多种数据路径宽度已解决各种系统问题；（c）：允许产品在多个供应商之间完成设计（由此降低了成本提高的产品性能和质量）。 Webster’s dictionary defines a WISHBONE as “the forked clavicle in front of the breastbone of most birds.” The term ‘WISHBONE interconnect’ was coined by Wade Peterson of Silicore Corporation. During the initial definition of the scheme he was attempting to find a name that was descriptive of a bi-directional data bus that used either multiplexers or three-state logic. This was solved by forming an interface with separate input and output paths. When these paths are connected to three-state logic it forms a ‘Y’ shaped configuration that resembles a wishbone. The actual name was conceived during a Thanksgiving Day dinner that included roast turkey. Thanksgiving Day is a national holiday in the United States, and is observed on the third Thursday in November. It is generally celebrated with a traditional turkey dinner. 然而，传统的微型计算机板级总线作为片上系统互联总线时存在先天性的缺陷。因为设计它们是用来驱动长的信号走线，连接高感性和高容性的系统。在这点上，片上系统需要更简单更高速。而且片上系统有非常丰富的布线资源，这在微型计算机板级总线中式不存在的，因为这受到IC封装和机械接口的限制。 WISHBONE总线架构设计师试图一个足够强壮的规范已确保在IP之间完全兼容。但是，它没有过分的规范以过多的约束IP核开发者或最终用户的创造力。在本文档发表之前，这两个目标相信都已经实现了。 WISHBONE特性  第二章 接口说明 本章说明了MASTER接口，SLAVE接口和SYSCON模块的信号连接方式。这些包括在特定接口中可能有或者没有的可选项。此外，它描述了为每个IP核和建立说明书的时候所需