课件s3c2410电路设计以博创s3c2410s实验箱为例讲解.pptxVIP

1.最小电路设计(参考s3c2410说明书)电源问题 1.8v/2.0v内核供电,3.3v存储器供电,3.3v外部I/O供电2410-S 电源电压为5V，经LM1085-3.3V 和AS1117-1.8V 分别得到3.3V 和1.8V 的工作电压。开发板上的芯片多数使用了3.3V 电压，而1.8V 是供给S3C2410 内核使用的。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN 总线等电路使用。电源控制：常规、缓慢、空闲和断电模式由于S3C2410 结构复杂，部件较多，各部件甚至是同一部件的各引脚上的电平值都有可能不同，因此必须理清楚整个系统的电源需求。大致情况是：ARM 芯核工作电压1.8V，通用I/O 口和部分外设电压3.3V， USB 主机和LCD 工作电压5V。因此开发板由外部开关电源提供5V 直流电源，然后经过LM1085-3.3V稳压得到一路3.3V，再经过AS1117-1.8V线性电压调压器得到所需的1.8V 提供给ARM 芯核、MPLL、 UPLL、alive 等时钟电路S3C2410 有两个工作时钟：系统主时钟MPLL和USB 的基准输入时钟源总线时钟UPLL。开发板上提供了一个实时时钟32.768KHz，一个12MHz 的外部晶振，并可以在EXTCLK 脚引入外部时钟。复位电路复位电路硬件复位电路由IMP811T 构成，实现对电源电压的监控和手动复位操作。2410-S主板复位电路设置专用逻辑：IMP811T 的复位电平可以使CPU JTAG nTRST）和板级系统（nRESET）全部复位；来自仿真器的ICE_nSRST 信号只能使板级复位；来自仿真器的ICE_nTRST 可以使JTAG（nTRST）复位，通过跳线选择是否使板级nRESET 复位。nRESET反相后得到RESET 信号。实时钟电路(RTC)RTC 电路的电压是1.8V，实际是将电池电压或3.3V 电压经过两个BAV99（等价于4 个二极管串联）降压后得到的。JTAG调试电路JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。调试电路Jtag 边界扫描测试是通过在芯片的每个I/ O 脚附加一个边界扫描单元(BSC ,boundary scan cell) 以及一些附加的测试控制逻辑实现的,BSC 主要是由寄存器组成的。每个I/ O 管脚都有一个BSC ,每个BSC 有两个数据通道:一个是测试数据通道,测试数据输入TDI ( test data input ) 、测试数据输出TDO(test data output) ;另一个是正常数据通道,正常数据输入NDI ( normal data input ) 、正常数据输出NDO(normal data output)TMS :JTAG测试模式选择。TDI :串行边界扫描输入数据;TDO :串行边界扫描输出数据;TRST :JTAG 测试逻辑复位,低电平有效,当TRST 输入为低电平时,芯片进入正常工作状态,JTAG测试逻辑无效在带IEEE1149标准的JTAG/ICE端口的任何ARM处理器中，TDI,TDO,TMS和TCK是最少的引脚。除TDO引脚外的其他所有引脚内部均有大约10KR的上拉电阻。调试电路串口扩展S3C2410 + 电源电路 + 时钟电路 + 复位电路 + JTAG接口电路可构成真正意义上的最小系统程序可运行于S3C2410内部的8KB RAM中程序大小有限，掉电后无法保存，只能通过JTAG接口调试程序印刷电路板的设计印刷电路板设计注意事项S3C2410的片内最高工作频率为203MHz，因此，在印刷电路板的设计过程中，应该遵循一些高频电路的设计基本原则，否则会使系统工作不稳定甚至不能正常工作。印刷电路板的设计人员应注意以下几个方面：注意电源的质量与分配。同类型信号