汇编语言程序设计基础 第6章 嵌入式系统总线接口.pptx

6.1 串行接口 ;;;;;;;;;;;;;;;;图6.1.5 S3C2410A的UART方框图（具有FIFO）;;;;溢出错误和帧错误指示接收数据时发生的错误状态。如果控制寄存器UCONn中的接收错误状态中断使能位置1，那么溢出错误和帧错误的任何一个都可以产生接收错误状态中断请求。当检测到接收错误状态中断请求时，可以通过读UERSTSTn的值来确定引起请求的信号。 如果控制寄存器（UCONn）中的接收模式置为“1”（中断请求模式或查询模式），那么在FIFO模式，当接收器将接收移位器中的数据传送到接收FIFO寄存器中，并且接收的数据量达到RxFIFO的触发水平时，则产生Rx中断。在非FIFO模式，如果采用中断请求和查询模式，当把接收移位器中的数据传送到接收保持寄存器中时，将产生Rx中断。 如果控制寄存器（UCONn）中的发送模式置为1（中断请求模式或查询模式），那么在FIFO模式，当发送器将发送FIFO寄存器中的数据传送到发送移位器中，并且发送FIFO中剩余的发送数据量达到TxFIFO的触发水平时，则产生Tx中断。在非FIFO模式，如果采用中断请求和查询模式，当把发送保持寄存器中的数据传送到发送移位器时，将产生Tx中断。;;;表6.1.2 UART行控制寄存器的位功能;;表6.1.3 UART控制寄存器（UCONn）的位功能 ;;;表6.1.4 UART FIFO控制寄存器（UFCONn）的位功能 ;;表6.1.5 UART Modem控制寄存器（UMCONn）的位功能;;（7）UART波特率系数寄存器 UART波特率系数寄存器（UBRDIVn）包含有UBRDIV0、UBRDIV1和UBRDIV2，用来设置UART的发送与接收波特率。UBRDIVn的值可以利用下面的表达式确定： UBRDIVn = （int）（PCLK/（bps×16） ）－1 式中，分频数值在1～216 －1之间。 对于精确的UART操作，S3C2410A也支持对UEXTCLK进行分频。如果S3C2410A使用由外部的DART设备或系统提供的UEXTCLK信号，那么UART的连续的时钟将严格与UEXTCLK同步。用户可以得到更精确的UART操作。UBRDIVn的值可以利用下面的表达式确定： UBRDIVn = （int）（UEXTCLK / （bps ×16） ） –1 式中，分频数值在1～216－1之间，并且UEXTCLK应该小于PCLK。 例如，如果波特率是115 200 bps，PCLK或者UEXTCLK是40MHz，UBRDIVn的值为： UBRDIVn = （int）（115200 × 16））－1 = （int）（21.7）－1 = 21－1 = 20;;图6.1.7 S3C2410A的RS-232C接口电路 ;;;图6.1.8 S3C2410A的RS422和RS485接口电路 ;;;;;;;;;;;;;6.2 I2C接口 ;;图6.2.1 I2C总线接口电路结构;;（4）总线竞争的仲裁 I2C总线上可以挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。I2C总线具有多主控能力，可对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。 总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用I2C总线上的信息进行仲裁，所以不会造成信息的丢失。 （5）I2C总线的数据传输过程 ① 开始：主设备产生启动信号，表明数据传输开始。 ② 地址：主设备发送地址信息，包含7位的从设备地址和1位的数据方向指示位（读或写位，表示数据流的方向）。 ③ 数据：根据指示位，数据在主设备和从设备之间进行传输。数据一般以8位传输，最重要的位放在前面；具体能传输多少量的数据并没有限制。接收器产生1位的ACK（应答信号）表明收到了每个字节。传输过程可以被中止和重新开始。 ④ 停止：主设备产生停止信号，结束数据传输。;;图6.2.3 S3C2410A处理器I2C串行总线框图;（1）IICCON IICCON（I2C总线控制寄存器）为可读写寄存器，地址为0复位值为0000xxxx，其位定义如表6.2.1所列。;;功能;;;6.2.3 S3C2410A的I2C接口应用实例 S3C2410A I2C总线与使用I2C总线的EEPROM芯片KS24C080C连接电路（JXARM9-2410教学实验系统）如图6.2.4所示。;;;;;;;;;;6.3 USB接口 ;;;;;;;;;;;图6