时序逻辑电路分析与设计课件.pptx

4.1 同步时序电路分析; 【例4 - 1】 分析图4 - 1所示同步时序电路的功能,并画出电路的工作波形。 ;解 输出方程组; 表4 - 1 例4 - 1状态表;图 4 - 2 例4 - 1的状态图;图 4 - 3 例4 - 3的电路工作波形; 由状态图可见,当输入X=0时,电路始终处于保持状态; 当输入X=1时, 电路呈现出来一个CP脉冲状态加1的特点, 且当电路处于状态11(3)时,下一个CP 脉冲到来后状态变为00且产生Z=1输出, 为四进制加法计数。 因此, 本电路为一个可控同步四进制加法计数器, X为控制端, Z为进位输出。 当控制端X=0时,维持原态; X=1时, 进行四进制加法计数。 ; 【例4 - 2】 分析图4 - 4所示同步时序电路的功能, 并画出电路的工作波形。 ;解 输出方程组;表4 - 2 例4 - 2状态表;图 4 - 5 例4 - 2的状态图; 从状态图可见,状态“11”是一个死循环, 因此, 图4 - 4所示电路是一个非自启动电路,加电工作时必须先清0。 清0后,电路处于状态“00”。如果X=Y(即XY=00或11),维持状态“00”,输出GEL=010;如果X＞Y(即XY=10),电路进入状态“10”,输出GEL=100;如果X＜Y(即XY=01), 电路进入状态“01”, 输出GEL=001。一旦电路进入状态“10”或“01”,将不再进行状态转换,而是停止在这些状态上。由此可以判断,该电路是一个高位先入的串行二进制数比较器,X和Y是比较器的两个串行数据输入端,G、E、L是 X＞Y、 X=Y、 X＜Y等三种比较结果的输出端。 ;图 4 - 6 例4 - 2的电路工作波形;4.1.2 模块级电路分析; 解 两片74161的连接电路极为相似,如果不考虑级联问题, 二者完全相同。当QDQCQBQA = 0100时,下一个CP脉冲将QDQCQBQA置为1000;当QDQCQBQA = 1100时,下一个CP脉冲将QDQCQBQA置为0000。可见,每一片74161都是一个5421BCD码计数器。 ; 现在来看两片74161的级联关系。 虽然二者的CP端都与时钟脉冲CP相连, 但右侧74161的计数控制端P受与门输出控制, 而与门输入接左侧74161的QD、QC。 只有当左侧74161处于“1100”状态即“9”状态时,下一个CP脉冲到来时右侧74161才能计数, 同时左侧74161回到“0000”状态。 也就是说, 每来10个CP脉冲, 左侧74161构成的5421BCD计数器向右侧74161构成的5421BCD计数器输出一个进位脉冲, 使右侧5421BCD码计数器状态加1。 因此,该电路是一个两位5421BCD码计数器, 其中左侧74161构成个位计数器,右侧74161构成十位计数器。 ;【例4 - 4】 分析图4 - 8所示电路的功能。; 解 本题电路的存储器件只有1片74194,从连接情况看, 它构成模8扭环形计数器。其它器件都是围绕74194来发挥作用的。 画出电路的全状态图, 有助于电路功能的分析。  根据移位寄存器74194和译码器74154的功能特点, 容易画出电路的全状态图, 如图4 - 9所示。从状态图可见,这是一个自启动的π值发生器, 周期性地在输出端Z3Z2Z1Z0依次产生3、1、4、 1、5、9、2、6等8位π值的8421BCD码输出。;图 4 - 9 例4 - 4电路的全状态图;4.2 触发器级同步时序电路设计;4.2.2 导出原始状态图或状态表; 【例4 - 5】导出“1111”序列检测器的原始状态图和状态表。当连续输入四个或四个以上的1时, 电路输出为1; 其它情况下电路输出为0。 解 上一章介绍移位寄存器的应用时, 已经介绍过序列检测器。此处“1111”序列检测器的功能是:对输入X逐位进行检测, 若输入序列中出现“1111”,则最后一个1输入时, 输出Z为1; 若随后的输入仍为1, 输出继续为1。其它情况下,输出Z为0。 显然,该序列检测器应该记住收到X中连续的1的个数, 因此可以定义以下状态: ; 状态S0: 表示未收到1,已收到的输入码是0。  状态S1: 表示已收到一个1。  状态S2: 表示已收到两个连续的1,即已收到11。  状态S3: 表示已收到三个连续的1,即已收到111。  状态S4: 表示已连续收到四个或四个以上的1。  分别以S0～S4为现态, 按照功能要求确定在不同输入条件下的输出