浅谈低功耗技术在后端设计中应用.docVIP

浅谈低功耗技术在后端设计中应用 　　摘要：随着信息化的普及，在生活的每一个角落都有计算机网络的存在，计算机网络满足人们的不仅仅是整理桌面文档、工程项目管理和科学运算，越来越多的人需要的是一种嵌入式技术的计算机产品。广泛使用的嵌入式微处理器，是SoC系统的“核心”所在。对于降低整个SoC系统的功耗来讲，意义最大的是嵌入式微处理器的低功耗设计。本文主要针对低功耗技术在后端设计中的运用进行简要的阐述，分别介绍低功耗的主要技术，以及实现方式。并且在原有基础上对相应的技术进行相应的阐述。 　　关键词：低功耗 后端 设计 应用 实现 　　中图分类号：TN402 文献标识码：A 文章编号：1007-9416（2016）03-0000-00 　　经过20多年的技术发展，EDA技术已经发展到相当成熟的阶段，这对于芯片的设计效率是一种大大的提高，对于设计人员的工作量也是一种减轻，对于芯片上市时间是一种明显的缩短。随着信息化的普及，在生活的每一个角落都有计算机网络的存在，计算机网络满足人们的不仅仅是整理桌面文档、工程项目管理和科学运算，越来越多的人需要的是一种嵌入式技术的计算机产品，从车载电子设备、网络家电、MP3到智能家电各式各样的嵌入式家电设备运用数量远远超过了通用计算机的数量。 　　广泛使用的嵌入式微处理器，是SoC系统的“核心”所在。它是整个SoC系统工作的调整控制的核心，也是SoC系统大部分运算任务的承担运行者，这主要取决于嵌入式微处理器DSP功能的增强。对于降低整个SoC系统的功耗来讲，意义最大的是嵌入式微处理器的低功耗设计。 　　1 低功耗的设计方法 　　要对CMOS电路进行动态功耗的相对降低，主要可以采取的措施有：对工作频率以及节点翻转概率的相对降低；对电源电压的降低、漏电流功耗是对电源电压、闽值电压进行相应的调整，还有就是等效电容的减小。这里所谓的低功耗技术主要是指对参数的改变进而达到功耗降低的目的，在不同设计层次上对参数进行相应的改变。常用的设计层次分类方法有：逻辑级、行为级/系统级、电路级/晶体管级、结构级/寄存器传输级。研究结果显示，抽象层次越高，低功耗技术功耗的比例相对也就越大（见图1）。 　　图1 各个抽象层次的功能优化比例 　　这里面主要涉及的是并行结构、操作数分离、流水线结构、多霍值电压和多电源电压。低功耗设计方法： 　　1.1 并行结构 　　这对于数字系统的运算吞吐能力的提高是一种有效的方法，这样的结构主要在现代微处理器的设计中运用，例如超长指令字机等都是多个功能部件并行运算的结果，对指令的吞吐量要进行大大的提高。因为吞吐能力与工作频率是呈现的是正比关系，所以系统吞吐能力不变的维持前提下，对工作频率也是一种有效的降低。 　　1.2 流水线结构 　　相比于并行结构来讲可以有效的降低芯片面积增大至少两倍的情况发生的，这样的结构明显将面积缩小，控制复杂程度相对增加了。 　　1.3 多电源电压技术 　　在内部没有关键路径的情况下，芯片是一种独立的模块，这对于工作电压的降低是十分有利的，当工作存在于较高电压的情况下，主要是包括内部有关键路径的存在。 　　1.4 门控电源技术 　　芯片中的模块在较长时间不工作的状态下，对门控电源单元来关断工作电源的增加。 　　2 低功耗技术在后端设计中的应用 　　2.1 多阈值电压技术 　　要想显著降低功耗就必须进行工作电压的降低，但是这样做的结果会导致单元延时不断地加大，这会使得芯片的性能降低。要避免这个问题产生主要的解决办法是阈值电压的降低。这个阈值电压主要与漏电流功耗的关系很大，阈值电压和漏电流功耗呈现反比的状态。对于多阈值电压技术的合理利用，在保证性能系统不变的前提下，系统功耗能够显著的降低。 　　阈值电压从高到低的变化，会使得漏电流功耗不断的增大，但是会使得延时明显缩小，阈值电压从一般到低阈值，延时缩小范围明显小于漏电流功耗的延时，所以功耗对于综合权衡延时来说是相当重要的（见图2）。 　　图2 多阈值电压综合流程 　　在生成厂商的提供的单元库中的一般芯片，主要包括的单元库有两种阈值电压，甚至会更多种阈值电压。需要综合考虑的是多阈值电压设计，在传统的综合流程中，需要综合高阈值电压库和地阈值电压库，将这两种进行比较之后，在对结果进行优化，为了最后的优化对比结果，需要的时长很长。 　　2.2 门控时钟技术 　　采用统一的系统时钟是大多数数字电路的措施，比如说一些同步电路，存储器、微处理器和微控制器。在同步电路中，时钟频率与系统功耗是一种正比关系，系统功耗与电源电压的平方也是一种正比关系，通常情况下最常用的功耗管理技术是门控时钟，空闲状态下的器件，时钟会处于停止状态，在没有时钟信号驱动的寄存器上，显著降低的是功耗，在没有信号传递变化的组合电