三星明年将成全球首个提供3DSiP代工厂,3nm2020年试产.PDFVIP

当前文档由后花园网文自动生成，更多内容请访问 HTTP://WWW.HHYWW.NET 三星明年将成全球首个提供3D SiP的代工厂，3nm 2020年试产 来源于:雷锋网 雷锋网消息，三星最近在日本举办了三星铸造论坛2018（Samsung Foundry Forum 2018，SFF），发布了几个重要的信息。除了重申计划在未来几个季度开 始使用极紫外光刻（EUVL）开始大批量生产（HVM），同时重申计划使用具有 3纳米节点的栅极FET（GAAFET），三星还将新的8LPU工艺技术增加到其路线图 。另外，2019年开始提供3D SiP以及2020年开始风险生产3nm节点也都是亮点。 10纳米节点 三星代工厂的总体路线图于今年早些时候公布，因此在日本的SFF，三星重 申其部分计划，也进行了一些修正，并提供了有关其未来计划的一些额外细节 。 首先，三星基于10纳米工艺增加了被称为8LPU（low power ultimate）的 新工艺，根据三星的分类，这是一个为需要高时钟频率和高晶体管密度SoC准备 的工艺。8LPU是8LPP技术平台的进一步升级，可能会增加晶体管密度和提升频 率。三星的8LPP技术去年投入生产，基于三星10纳米节点的开发，与10LPP相比 ，更窄的最小金属间距可减小10％的面积（同样的复杂性），并且功耗降低 10％（同样的频率和复杂性）。不过，三星没有透露它如何在8LPP的基础上提 升8LPU，比如设计规则、新的库以及最小金属间距。 三星8LPP和8LPU技术面向需要比10LPC和10LPU工艺所能提供的更高性能或 更低功率或更高晶体管密度的客户，但无法获得三星7LPP或更先进的制造技术 EUVL。8LPU的风险生产将于2018年开始，预计明年将在韩国Giheung的Fab S1工 厂开始大批量生产。 7LPP EUV正在进行中 去年三星承诺在2018年开始使用7LPP生产芯片，看来，三星已经开始制造 7LPP SoC，但可能仅限于其母公司，因为其MPW（Multi-Project Wafer）服务 时间表未提及7LPP。7LPP生产技术将是三星代工厂的旗舰工艺，因此很可能首 先用于三星的移动SoC。同时，该工艺也适用于针对HPC，ML和AI芯片。例如 ，三星正在为定制芯片准备专用IP，包括100 Gbps + SerDes等。 在论坛上，三星表示已经在韩国华城的Fab S3安装了多个ASML Twinscan NXE：3400B EUVL步进和扫描系统。当然并未透露具体的数量，但它明确扫描仪 的每日晶圆（WPD）性能符合其批量生产目标。事实上，由于EUV将首次用于 HVM，三星代工厂不倾向于将其扩展到特定客户的设计之外（三星和高通已经为 骁龙 5G SoC选择了7LPP，将在2019年生产）。 在三华工厂建立另一条生产线之后，三星将对EUV光刻技术的进行扩展，该 生产线预计将耗资6万亿韩元（约46.15亿美元），预计将于2019年完工，并于 2020年启动HVM。因此，三星使用EUVL设备的生产将会限制在一个工厂至少几个 季度，这或许也是三星代工厂开发8LPP和8LPU工艺的原因。 5/4nm 2019年的风险试产 当华城的新生产线投入运营时，三星承诺将开始风险试产5/4 nm节点。三 星正在准备5LPE，4LPE和4LPP技术，当然也可能增加。根据三星迄今为止所披 露的情况，它们将具有一定的相似性，这将简化从5LPE到4LPP的迁移。 三星在SFF 2018日本展示的一张幻灯片表明，三星预计使用5/4 nm节点的 芯片将于2019年开始风险生产，这表明这些工艺技术将共存而不是相互跟随。 由于三星几乎没有理由设计竞争性制造工艺，因此它的5LPE更有可能在2020年 首先用于HVM，然后