第10章MAXplus仿真软件.pptVIP

第 10 章　MAX+plusⅡ仿真软件 一、MAX+plusⅡ概述 1、MAX+plusⅡ概述 一、MAX+plusⅡ概述 （1）开放式的界面 一、MAX+plusⅡ概述 （7）支持硬件描述语言（HDL） 二、MAX+plusⅡ主窗口 （1）双击Windows桌面上的“MAX+plusII 10.0”快捷 方式，即可启动MAX+plusⅡ 二、 MAX+plusⅡ主窗口 （2）启动MAX+plusⅡ时会出现图示界面 二、 MAX+plusⅡ主窗口 （3）接着便进入图示的MAX+plusⅡ管理器窗口 二、 MAX+plusⅡ主窗口 二、 MAX+plusⅡ主窗口 二、 MAX+plusⅡ主窗口 三、MAX+plus软件设计流程 三、 MAX+plusⅡ软件设计流程 三、 MAX+plusⅡ软件设计流程 三、 MAX+plusⅡ软件设计流程 三、 MAX+plusⅡ软件设计流程 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 四、 MAX+plusⅡ操作示例 （8）步骤8：设计顶层文件 完成全加器原理图设计（如图示），并以文件名f_adder.gdf存在同一目录中。 （8）步骤8：设计顶层文件 将当前文件设置成Project，并选择目标器件为EPF10K10LC84_4。编译此顶层文件f_adder.gdf，然后建立波形仿真文件。对应f_adder.gdf的波形仿真文件如图所示，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 （8）步骤8：设计顶层文件 锁定引脚（将全加器的5个引脚ain、bin、cin、sum和cout分别与目标器件EPF10K10的第5、6、7、17和18脚相接，即：ain锁定为实验箱的键1；bin锁定为实验箱的键2；cin锁定为实验箱的键3；sum锁定为实验箱的指示灯1；cout锁定为实验箱的指示灯2）、编译并编程下载，硬件实测此全加器的逻辑功能。 MAX+plusⅡ的硬件描述语言（HDL Hardware Description Language）是EDA技术的重要组成部分，其利用一种人和计算机都能识别的语言来描述硬件电路的功能、信号连接关系及定时关系，比电路原理图更能表示硬件电路的特性。VHDL是作为主流电子硬件设计的描述语言。VHDL的英文全称是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language，即超高速集成电路硬件描述语言。 2、MAX+plusⅡ在数字时序逻辑电路设计中的应用 VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化硬件设计任务，提高设计效率和可靠性。VHDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。 2、MAX+plusⅡ在数字时序逻辑电路设计中的应用 与原理图设计方法一样，首先应该建立好工作库目录，以便设计工程项目的存储。作为示例，在此设立目录为：E:\muxfile 作为工作库。以便将设计过程中的相关文件存储在此。 （1）步骤1：编辑并存盘VHDL源文件 注意： 原理图输入设计方法中，存盘的原理图文件名可以是任意的，但VHDL程序文本存盘的文件名必须与文件的实体名一致，如REG4B.VHD（大小写不分）。