《-数字电子技术基础--同步时序逻辑》课件.pptVIP

* 6.3 同步时序逻辑电路的设计 6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例 6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 6.3.1 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 (1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； （M:状态数;n:触发器的个数） 2n-1M≤2n 例1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1