数字解调器设计和实现.docVIP

数字解调器设计和实现 　　摘 要：针对通信系统中解调电路体积大、结构复杂、抗干扰能力差等缺点，通过深入研究数字解调原理，设计并实现了基于FPGA的QPSK全数字中频解调器。该系统采用数字Costas环来完成载波同步电路设计，同时采用基于Gardner算法的位同步环路完成符号抽样判决处理，并利用Modelsim和Matlab等软件对各个关键技术模块进行了仿真验证，最后通过在线调试得到测试结果。测试结果表明，该数字解调系统具有较高的数据传输速率、较低的误码率以及较大的载波同步及位同步捕获带宽。 　　关键词：数字解调器；FPGA；载波同步；位同步 　　中图分类号：TN927+.21文献标识码：A文章编号：2095-1302（2014）07-0039-04 　　0引言 　　在传统的通信技术中，中频解调单元均采用模拟方法进行处理，即采用模拟滤波器、混频器、乘法器和压控振荡器等模拟器件进行电路实现，从而导致所设计通信电路结构复杂、体积大。另外模拟器件功耗和内部噪声都比较大，且抗干扰能力差，易受外界环境影响，不能保证长时间稳定可靠地工作。因此，这种传统的中频解调电路不能实现对数字信号的最佳接收。 　　相对于模拟电路，数字电路具有传输速度快、传输距离远、抗干扰能力强、传输误码率低等优势。通信技术正向着模拟到数字化的方向快速发展，基于数字信号处理与高速数字电路开发技术的数字化通信技术正