EDA课程设计报告简易逻辑分析仪的设计.docVIP

PAGE 课程报告 设计课题: 简易逻辑分析仪 姓 名: 专 业: 电子信息工程 学 号: 日 期 2011年 月 日——20 年 月 日 指导教师: 国立华侨大学信息科学与工程学院 目 录 1．设计的任务与要求 2.方案论证与选择 3.简易逻辑分析仪方案实现 （1）结构组成 （2）数据采集和存储部分 （3）逻辑状态与波形显示部分 （4）简易逻辑分析仪的软件流程： 5）实时波形存储与上下翻页 4. 测试及结果分析 5.附录 简易逻辑分析仪的设计 1. 设计的任务与要求 设计并制作一个 8 路数字信号发生器与简易逻辑分析仪，其结构框图如图 1 所示： 图12.1. 简易逻辑分析仪系统结构框图 1.1设计基本要求 基本要求 ： （1）制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL 电平，序列时钟频率为100Hz，并能够重复输出。逻辑信号序列示例如图2所示。 （2）制作简易逻辑分析仪 a．具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条