《EDA技术应用》实验与课程设计要求.docVIP

《EDA技术应用》实训 （Verilog HDL） 基础实验内容 实验一 多路选择器设计实验 P111 实验二 计数器设计实验 P138 实验三 8位加法器设计实验 P111 实验四 正弦信号发生器设计 P194 实验五 序列检测器设计 P278 课程设计题目 项目一：应用宏模块设计数字频率计 P134 实验目的：熟悉原理输入法中74系列等宏功能元件的使用方法，掌握原理图层次化设计技术和数字系统设计方法，完成6位十进制频率计的设计。 实验原理： 1、2位十进制计数器设计 2、频率计主结构电路设计 3、时序控制电路设计 实验任务1：首先根据以上的原理说明，完成2位频率计的设计，包括各模块和顶层系统的仿真测试，然后进行硬件测试。 实验任务2：设计一个全新的电路，能取代图5-39电路的功能，仿真并硬件测试。 实验任务3：建立一个新的原理图设计层次，在此基础上将其扩展为6位频率计，仿真测试该频率计待测信号的最高频率，并与硬件实测的结果进行比较。 实验报告：给出各层次的原理图、工作原理、仿真波形，详述硬件实验过程和实验结果。 项目二：不同类型的移位寄存器设计 P141 实验目的：学习设计不同类型的移位寄存器。 实验任务1：参考5.3节，首先在Quartus II上分别对例5-16和例5-17给出的移位寄存器进行仿真，然后在FPGA上进行硬件测试。 实验任务2：用Veri