刘洋课程设计论文.docVIP

邵阳学院毕业设计（论文） PAGE PAGE 40 设计(论文) 课 题 名 称 数字抢答器设计 学 生 姓 名 刘 洋 学 号 0640629018 系、年级专业 信息工程系﹑06级电子科学与技术专业 指 导 教 师 刘 伟 春 职 称 讲 师 2009年 4 邵阳学院课程设计（论文） PAGE PAGE 10 摘 要 数字抢答器的设计与制作可以通过两种方法来实现，一种是可以采用数字电路的方法实现，但是其电路结构复杂，大概需要十几片数字集成块,其功能也主要依赖于数字电路的各功能模块的组合来实现,而且有成本较高的缺点；相对而言，若使用单片机来设计制作，其功能的实现主要途径是软件编程，由此大大降低了电路的复杂性和成本。所以本次的数字抢答器设计我采用单片机来实现。 本设计方案以AT89C51单片机为控制核心，采用模块化的设计方案，可以实现8位数字抢答器的各项基本功能，例如定时抢答、显示抢答选手号码，主持人控制等等。 关键词：AT89C51; 单片机; 8位; 数字抢答器 目 录 TOC \o 1-2 \h \z \u HYPERLINK \l _Toc200122553 摘 要 PAGEREF _Toc200122553 \h I HYPERLINK \l _Toc200122555 1 绪论 PAGEREF _Toc200122555 \h 1 HYPERLINK \l _Toc200122556 1.1 AT89C51单片机简介 PAGEREF _Toc200122556 \h 1 HYPERLINK \l _Toc200122557 1.2 8位抢答器设计要求 3 HYPERLINK \l _Toc200122559 2 硬件电路设计方案 4 HYPERLINK \l _Toc200122560 2.1 硬件电路的总体框图 4 HYPERLINK \l _Toc200122561 2.2 电路器件选择 PAGEREF _Toc200122561 \h 4 HYPERLINK \l _Toc200122562 2.3 硬件电路设计图 4 HYPERLINK \l _Toc200122568 3 软件程序设计 6 HYPERLINK \l _Toc200122577 4 部分功能仿真 18 HYPERLINK \l _Toc200122584 5 课程设计体会 20 HYPERLINK \l _Toc200122585 参考文献资料 PAGEREF _Toc200122585 \h 21 1 绪论 1.1 AT89C51单片机简介 AT89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机。89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。其管脚图如下图1.1： 图1.1：AT89C51管脚图 管脚说明如下： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，