数字逻辑教学课件作者王茜黄仁许光辰第4章可编程逻辑器件 - 副本.pptVIP

4.3.2 CPLD可编程器件 CPLD器件由可编程逻辑宏单元、可编程I/O单元和可编程内部连线3种内部结构来组成 Lattice公司ispLSI6192可编程器件内部结构 HDPLD器件内部结构一般由如下几个部分组成 （1）通用逻辑块（GLB） （2）输入/输出单元（IOC） （3）全局布线区（GRP） （4）输出布线区（ORP） Lattice公司ispLSI2000系列可编程逻辑器件的GLB结构 ispLSI6192时钟结构配置 4.3.3 FPGA可编程器件 FPGA器件具有如下几个特点 （1）LCA构件类似于门阵列，它通过嵌入在器件内部的可编程链路资源实现LCA构件内部信号传输互连，该互连结果保证了器件按设计者意愿将CLB实现功能互通。同时因设计者可以直接对CLB、I/OB和PI进行编程，所以保证了FPGA具有极大逻辑可容空间能力来实现各类逻辑函数。 （2）为提高FPGA器件运行速度，在器件制作工艺上都采用了CMOS技术。这主要是CMOS工艺具有高速、低能耗、微功率、低辐射等优点，这正是绿色电子技术所倡导的几种设计指标。 （3）为实现FPGA器件具备可再重入能力，在器件制作工艺上还采用了内置CMOS – SRAM配置存储器结构，设计者对FPGA的配置数据都被直接存储在该SRAM中，同样设计者开发过程中通过开发器产生各种LCA配置数据文件，并经过数据配置接口下载到器件内部SRAM中。 FPGA中SRAM基本单元示意图 XC4000系列是Xilinx公司第二代产品，其器件特点如下。 1．在XC4000中CLB是由用外部输入标注为F1…F4和G1…G4两组具有独立输入能力的4输入逻辑函数发生器和一个组合函数发生器H来构成。 Xilinx公司的XC4000器件CLB结构示意图 XC4000 RAM配置结构示意图 XC4000的逻辑函数发生器具有如下几种配置方式： （1）具有双数据输入和双数据输出的两个16 ? 1独立RAM结构； （2）具有单数据输入和单数据输出的一个32 ? 1 RAM结构； （3）具有单数据输入的一个16 ? 1 RAM结构和一个5输入组合逻辑函数发生器 2．XC4000系列可编程输入/输出模块（IOB）对以前系列产品也做了一些技术改进。它除了在器件上增加其数据、时钟和控制可选度外，另一个重要特征是增加了与IEEE 1149.1边界扫描测试（Boundary Scan Test，BST）标准兼容的测试结构和多个宽边译码器。 3．XC4000系列可编程内部连线也在以前产品基础上做了一些调整和修改。传统可编程器件一般都采用器件左边引脚为输入端口集，而器件右边引脚为输出端口集，这样数字系统将按数据流从左往右规则流经可编程器件载体，显然这种设计布局对器件使用还是有一些限制，从而减少了器件结构布局灵活性。而XC4000系列则采用了输出/输入均匀分布四周布局格式，使得FPGA在结构布局设计中更加规范和对称。为保证这种新颖结构布局设计需求，该器件在PI方面采用了长线（Long Line，LL）、单长线（Single Length Line，SLL）和双长线（Double Length Line，DLL）三种可编程内部连线模式。 （1）长线连接方式 在FPGA器件内部，可编程内部连线资源是由夹在两列CLB之间垂直连线和夹在两行CLB之间水平连线构成的网格模式，长线连接是其中一种连线资源 （2）单长线连接方式 单长线是指器件内部相邻CLB之间垂直与水平网格连线，并在垂直与水平连线正交位置上设置了纵横交叉开关（Crossbar），各个纵横交叉开关实现器件内部单长线连接，它通常被用于在器件内部某个局部区域上进行信号传输。 （3）双长线连接方式 双长线提供了一种两倍于单长线连线网格模式。在双长线连接方式中，各连线要经过两个CLB后，再导入到纵横交叉开关上，这样可以实现需要中等传输距离信号的有效连接。 第4章 可编程逻辑器件 4.1 可编程逻辑器件（PLD）演变 可编程逻辑器件（Programmable Logic Device，PLD） 可编程器件能够为数字系统设计者带来如下好处 1．简化了数字系统设计方法 2．数字系统集成度得到提高 3．系统可靠性和可用性得到提高 （1）系统健壮性 （2）系统故障可恢复性 （3）系统实时性 （4）系统在线更新性 针对数字系统这个应用工程特例，它的可靠性可以用平均无故障工作时间（Mean Time to Failure，MTTF）来衡量 数字系统可用性就可以根据这两个度量值被定义为：MTTF/（MTTF + MTTR）? 100% 4.1.1 可编程逻辑器件（PLD） PLD内部结构 PLD典型输入部件示意图及其输入/输出真值表 传统逻辑图与PLD简化图表示 4.1.2 可编程只读