槽型低阻SOI横向功率器件研究与设计-集成电路工程专业论文.docxVIP

摘要 摘要 I I 摘 要 SOI（Silicon On Insulator）横向功率 MOSFET（Metal Oxide Semiconductor Field-Effect Transistor）是功率集成电路的核心器件，实现高压和低阻是功率器件 的主要目标。然而，高击穿电压 BV 需要较长且浓度低的漂移区，因而比导通电阻 Ron,sp 随耐压升高按 Ron,sp∝BV 2.5 的关系增加，导致功率损耗增大，即“硅极限” 问题。本文围绕以缓解 BV 和 Ron,sp 的矛盾关系为目标，提出了三种新型横向功率 MOSFET 结构，并进行了机理研究、数值仿真和工艺流程设计。 （1）提出一种具有低阻通道的槽型 SOI LDMOS 器件（SOI NBL TLDMOS）， 该结构具有三个方面特征：SOI 层与埋氧层界面上有一层薄的 N 埋层，漂移区中 的氧化槽以及延伸至埋层的槽栅。首先，器件开态时，延伸槽栅侧面形成的电子 积累层与高掺杂的 N 埋层构成低阻导电通道，显著降低了器件比导通电阻。其次， 由于高浓度 N 埋层的作用，根据高斯定理，埋氧层电场增加。再者，氧化槽提高 了器件的横向电场，同时增强了器件的多维度耗尽，提高漂移区浓度。最后，氧 化槽沿纵向折叠漂移区，从而减小器件元胞尺寸和比导通电阻。通过仿真优化获 得 SOI NBL TLDMOS 的击穿电压为 166V、比导通电阻为 1.64 mΩ·cm2。与传统槽 栅 SOI TG LDMOS（SOI Trench Gate LDMOS）相比，在相同 6μm 的元胞尺寸下， SOI NBL TLDMOS 耐压提高了 105%；在相同耐压下，导通电阻降低了 80%。 （2）提出一种介质场增强低阻的槽型 SOI LDMOS 器件（SOI LS TLDMOS）。 该结构有三方面特征：漂移区中 L 型氧化槽、槽两侧高掺杂浓度 N/P 区以及延伸 至漂移区的槽栅。首先，L 型凹槽内积累反型层电荷提高器件的横向耐压，缩小元 胞尺寸；其次，高浓度 N/P 区被反向耗尽时，N 区提高氧化槽和漂移区中电场， 横向耐压增加。P 区辅助耗尽漂移区以增加漂移区浓度，N 区提供低阻导电通道， 导致比导通电阻降低；再者，源端的纵向耐压提高会使埋氧层界面产生自适应电 荷，界面电荷增强埋氧层电场和器件耐压。最后，薄埋氧层有效地减缓 SOI LS TLDMOS 的自热效应。通过仿真优化获得 SOI LS TLDMOS 的击穿电压为 179V、 比导通电阻为 2.7mΩ·cm2。在相同 4μm 元胞尺寸下，与常规槽型 SOI TLDMOS（SOI Trench LDMOS）相比，新结构耐压提高了 58%，比导通电阻降低了 65%。 （3）提出一种超低导通比导通电阻的槽型 SOI LDMOS 器件（SOI VSJ TLDMOS），该结构主要特征有：第一，通过在漂移区引入纵向 SJ（Super Junction） 结构，使横向器件纵向承受耐压，缩小器件元胞尺寸。第二，SJ 中 P 型柱区辅助 耗尽 N 漂移区，增加漂移区浓度，降低比导通电阻。第三，漏区 N+层和埋层界面 II II N+层为器件提供了一条超低阻导电通道，缩短了载流子在漂移区内的流通路径， 降低比导通电阻。第四，P 柱区中的电离受主负电荷与氧化槽右侧极薄的 N+硅层 中的电离施主正电荷共同作用，优化了整个有源层电场分布，提高器件耐压。通 过仿真优化获得新结构的优值有 25.2MW/cm2。与常规槽型 SOI TLDMOS 相比, 在 相同 3.5μm 元胞尺寸下，耐压提高了 74%，比导通电阻降低了 94%。 关键词：SOI，击穿电压，比导通电阻，氧化槽，界面电荷 AB ABSTRACT PAGE PAGE VI ABSTRACT SOI lateral power MOSFET device, which aims at high voltage and low resistance, is the core device of high-voltage power integrated circuits. However, It needs a longer drift region and lower drift doping to realize a higher breakdown voltage. As a result, the specific on-resistance (Ron,sp) increases with the breakdown voltage (BV) as Ron,sp∝BV 2.5, leading to an increase in power dissipation. This