2第二章(第三节)(20).pptVIP

竞争现象 险象 静态险象：功能险象、逻辑险象 动态险象 险象的判别 卡诺图法 逻辑表达式法 险象的消除 增加多余项法和乘以多余因子法 连接低通环节与增加选通脉冲 三、组合逻辑电路中的竞争与险象 第二章 组合逻辑电路 在实际电路中，信号的变化不是即时的，有一定 的边沿时间，信号在电路中传送必定有导线上的传播 时延，信号通过门电路也必定有时间延迟。 例 信号边沿及门的时延产生的尖峰脉冲 A 与A信号的边沿时间使 F中产生幅度较小、宽度较窄的负尖峰脉冲 A A F 再考虑门的传播延迟时间 td 越大，则F 中出现的脉冲将越宽 td A A F 1 ≥1 A A F 第二章 组合逻辑电路 第三节 组合电路中的竞争与险象 上述这些时延都可能使电路的输出产生错误的信号。为简化讨论，下面假设信号变化的边沿时间为0， 仅考虑门的时延td(Delays) 。 1.竞争现象 某一信号或同时变化的某些信号，经过不同路径到达某一点时有时差，这种现象称为竞争。 险象一定是竞争的结果。对于有错误输出的竞争称之 为临界竞争，对于未产生错误输出的竞争称之为非临 界竞争。 例 出现竞争的电路图和时间图 第二章 组合逻辑电路 第三节 组合电路中的竞争与险象 例 F = AC + BC 且 A = B = 1 A B C C AC BC F C F A