第10章触发器及时序逻辑电路-精选（公开课件）.pptVIP

第10章 触发器及时序逻辑电路 10.2.1 数码寄存器 由D触发器构成的并行输入/输出数码寄存器 清零 寄存指令 并行输入方式 RD . . Q D F0 d0 Q0 . Q . D F1 d1 Q1 . d2 Q . D F2 Q2 Q D F3 d3 Q3 0 0 0 0 1 1 0 1 寄存数码 1 1 0 1 触发器状态不变 不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。 按移位方式分类 单向移位寄存器 双向移位寄存器 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 寄存数码 1.单向移位寄存器 清零 D 1 移位脉冲 2 3 4 1011 1 Q Q3 Q1 Q2 RD 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1011 1 0 1 1 Q J K F0 Q0 Q J K F2 Q J K F1 Q J K F3 数据依次向左移动，称左移寄存器，输入方式为串行输入。 Q Q Q 从高位向低位依次输入 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 1 1 1 0 0 1 0 1 1 0 0 1 1 0 0 0 输出 再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。 串行输出方式 清零 D 1011 1 Q Q3 Q1 Q2 RD 1011 1 0 1 1 Q J K F0 Q1 Q J K F2 Q J K F1 Q J K F3 Q Q Q 5 移位脉冲 7 8 6 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 左移寄存器波形图 1 2 3 4 5 6 7 8 C 1 1 1 1 0 1 1 D Q0 Q3 Q2 Q1 1 1 1 0 待存数据 1011存入寄存器 0 1 1 1 从Q3取出 四位左移移位寄存器状态表 0 0 0 1 1 2 3 移位脉冲 Q2 Q1 Q0 移位过程 Q3 寄 存 数 码 D 0 0 1 1 1 0 0 0 0 清 零 1 1 0 左移一位 0 0 1 0 1 1 左移二位 0 1 0 1 1 左移三位 1 0 1 1 4 左移四位 1 0 1 并 行 输 出 再继续输入四个移位脉冲,从Q3端串行输出1011数码 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 2. 并行、串行输入/串行输出寄存器 串行输出 d3 d0 d1 d2 并行输入 寄存 移位脉冲C 清零 SD SD SD SD RD RD RD RD Q3 Q2 Q1 Q0 D D D D 串行输入 3. 双向移位寄存器 既能左移也能右移。 D Q2 D Q1 D Q0 1 1 1 1 1 . RD C S 左移输入 待输数据由 低位至高 位依次输入 待输数据由高位至低位依次输入 1 0 1 右移输入 移位控制端 0 0 0 0 0 0 0 1 0 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 右移串行输入 左移串行输入 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND CT74LS194 并行输入 10.2.2 移位寄存器 第10章 触发器及时序逻辑电路 第10章 触发器及时序逻辑电路 10.3 计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 10.3.1 二进制计数器 计数器的输出码按照二进制加法或减法的规律变化,如二进制加法计数器,其规律是“逢二进一”。 一个触发器可以表示一位二进制数，如要表示n位二进制数，就需要n个触发器。 n位二进制计数器所能表示的状态数最多为N=2n个，而所能表示的最大十进制数为2n -1个。如n=4，则状态数最多为16个，最大十进制数为15。 第10章 触发器及时序逻辑电路 10.3.1 二进制计数器 第10章 触发器及时序逻辑电路 1. 异步二进制加法计数器 所谓异步,是指当多位触发器发生状态变化时, 在时间上不同步。其原因是各触发器的时钟脉冲端