基于CPLD的码解扰码器设计.docVIP

基于CPLD的扰码解扰码器设计 华南师范大学 通信工程 梁奔山 本文从光纤传输系统的线路码型出发，介绍了扰码解扰码器的原理，m序列产生原理，着重介绍了基于CPLD的扰码解扰码器设计方案，给出了仿真波形和源程序。 关键字：扰码 解扰码CPLD m序列 在数字通信中，当数据信息连“0”码或者连1码过长将会影响接受端位定时信息的恢复质量，造成抽样判决时刻发生变化，对系统的误码率产生影响，甚至有可能接受全错的信息。采用有冗余的传输编码可以消除数据源一部分信息模式对系统性能的影响，但是要以增加传输符号速率为代价。在实际的应用中，常使用扰码器将数据源变成近似于白噪声的数据序列，以增加定时的同步信息，消除信息模式对系统误码的影响。在系统光发射机的调制之前，需要附加一个扰码器，将原始的二进制码序列加以变换，使其接近于随机序列。相应的，在光接收端的判决之后，附加一个解扰码器，以恢复原始序列。扰码与解码可以由反馈移位寄存器和对应的前馈移位寄存器实现。 扰码器（包括自同步扰码器和外同步扰码器）实际上是一种伪随机序列信号发生器，它产生的信号序列能使“0”和“1 本文设计的扰码和解扰码器采用FPGA实现。与传统的电路设计方法相比，PLD （Programmable Logic Device, PLD）具有功能强大、开发周期短、投资风险小、产品上市速度快、灵活性高、可反复编程修改、易于升级、保