单片机原理第8章(精品·公开课件).ppt

1 第 8 章 接口技术基础 8.1 接口技术研究的内容 计算机系统要完成某项工作，必须有相应的外部设备相协助或者要与被测/被控对象相连接（目的） 如何将CPU或单片机与其它功能部件以及被测/被控对象有机地连接起来就是接口技术所要研究的内容和解决的问题（内容） 接口技术要把CPU或单片机与其它功能部件有机地连接起来，需要实现3个层次的正确连接（方法） 8.1.1 逻辑层次的连接 原因 单片机在运行期间会产生众多的控制信号，用于与外部器件进行联络 另外，外部功能部件要接收单片机信息或向单片机发送数据，需要有相应的信号加以控制， 将两方面的信号相匹配就是逻辑层连接要解决的问题。 方法 分析单片机和外部器件的时序图： 单片机可以给出哪些控制信号； 外部器件需要哪些控制信号； 信号之间的超前、滞后关系。 选择单片机合适的信号直接或经过变换后间接控制外部器件。 8.1.2 电气层次的连接 要解决的问题： 单片机与外部器件的功率匹配 进行数/模或模/数转换 信号放大、滤波等 8.1.3 物理层次的连接 目的： 将单片机与外部器件在物理上连接起来 常用方法： 采用印刷电路连接、 电线电缆连接 采用红外、蓝牙等技术实现无线连接 TTL或CMOS器件（集成电路芯片）多采用印刷电路连接 功率大、体积大或安装位置有要求的器件多采用电缆连接 8.2 地址译码目的和译码方法 8.2.1 地址译码的目的 为了明确CPU的数据送往哪一个单元或者从哪一个单元读取信息，必须给每个单元赋予不同的名称，即地址 CPU有多根地址线，每根地址线的电平有“0”和“1”两种状态，所有地址线上的电平有多种组合，每种组合称为一个地址 通过硬件连线（辅以必要的逻辑器件）的方法，可以组合出不同的地址给，并分配给不同的单元，能实现上述功能的电路称为地址译码电路 译码的基本方法： 用全部或部分地址线进行逻辑组合，组合得到的信号可代表一个或一段连续的地址单元 译码的主要任务 设计合适的逻辑电路（译码电路）组合出系统所需的地址信号 地址译码的目的 给每个单元分配一个或多个地址，以便相互区别 一个单元可以有一个或几个乃至数K个地址 一般不允许多个存储单元或 I/O 接口单元共用一个地址 8.2.1.1 单片机系统的地址译码规则 单片机系统的存储器组织形式，即Harvard结构决定了地址译码有如下规则： 程序存储器与数据存储器地址重叠使用； 扩展I/O设备与数据存储器统一编址。它们不仅占用数据存储器地址单元，而且读/写控制信号与读/写指令与数据存储器相同； 片外程序存储器与数据存储器可直接寻址范围各为64K字节。 8.2.1.2 单片机的总线结构 地址译码实际上就是将计算机的地址线进行逻辑组合，用组合所得的逻辑信号代表一个或一组地址单元，因此进行译码前首先应该了解计算机系统的总线结构 8.2.2 地址译码方法 计算机系统中的部件归结起来可分为存储器和I/O部件两种，存储器和I/O接口译码的基本原理是一样的， 但由于存储器和I/O接口占用地址单元的特点以及内部结构的不同，具体的译码方法有所不同。 8.2.2.1 存储器译码的特点 存储器芯片内部有若干存储单元（几K到几十M），而芯片有与其容量匹配的地址线，存储器芯片可根据地址线上电平的组合状态，自动选中相应的存储单元，即芯片本身可完成内部译码。 两片6116与单片机地址线连接示意图 两片6116译码示意图 单片机在访问外部数据存储器时，将给出16位地址， 其中A15和A14的电平决定哪一片6116工作 低11位地址用于选择6116的内部具体单元。 存储器地址空间 设A11～A13为“0”，则1# 6116内部2K个单元的地址为1000，0000，0000，0000B到1000，0111，1111，1111B，即8000H～87FFH， 2# 6116内部2K个单元的地址为4000H～47FFH。 存储器译码小结 先为每个存储器器件分配一组等于或大于内部单元数量的地址空间，硬件实现方法是连接与内部单元数量相匹配的低位地址线，其内部单元的地址由芯片自身编码完成； 然后用剩余的高位地址线进行逻辑组合，用不同组合状态的输出控制不同存储器芯片的片选端，保证不同芯片不会同时被选通， 二者结合，实现了在任意时刻，只有一个存储器单元被选中与CPU进行数据交换。 8.2.2.2 I/O口地址译码的特点 I/O口地址译码和存储器译码的基本原理是一样的，但一个I/O设备一般只有1个或少数几个地址，因此译码方法有所区别： 不能将大量低位地址线直接与I/O口相连，而用高位地址线控制其片选； 另一方面，有的I/O设备没有片选控制端，只有读/写控制端，这种情况下，需要将译码信号与单片机读