MS二级运算放大器设计.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
MS二级运算放大器设计.doc

CMOS二级运算放大器设计 (东南大学集成电路学院) 一.运算放大器概述 运算放大器是一个能将两个输入电压之差放大并输山的集成电路。运算放大 器是模拟电子技术中最常见的电路,在某种程度上,可以把它看成一个类似于 BJT或FET的电子器件。它是许多模拟系统和混合信号系统中的重要组成部 分。 它的主要参数包括:开环增益、单位增益带宽、相位阈度、输入阻抗、输入 偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间 与压摆率、CMRR、PSRR以及功耗等。 二.设计目标 电路结构 最基本的COMS二级密勒补偿运算跨导放大器的结构如图1.1所示。主要包 括四部分:第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 VDD偏五第一级GND第二级CL丄工了负我 VDD 偏五 第一级 GND 第二级 CL 丄工了 负我 图1.1两级运放电路图 电路描述 电路由两级放大器组成,Ml?M4构成有源负载的差分放人器,M5提供该 放大器的工作电流。M6、M7管构成共源放大电路,作为运放的输出级。M6提 供给M7的工作电流。M8?M13组成的偏置电路,提供整个放大器的工作电流。 相位补偿电路由M14和Cc构成。M14工作在线性区,可等效为一个电阻,与 电容Cc 一起跨接在第二级输入输出之间,构成RC密勒补偿。 设计指标 两级运放的相关设计指标如表1。 电源电压 0?5V 共模输入电压 固定在(VDD+VSS)/2 开环直流增益 彡 80dB 单位增益带宽 ^30MHz 相位裕度 ^60degree 转换速率 彡30 V/y s 静态功耗(电流) lmA 负载电容 =3pf 表1两级运放设计指标 三.电路设计 第一级的电压增益: TOC \o 1-5 \h \z A =GzWl ^=^2(^211^4) 0.1) 第二级电压增益: 人,-Gm2R2 = (3.2) 所以直流开环电压增益: HYPERLINK \l bookmark5 \o Current Document \h 4 = A A = II U7) (3.3) 单位增益带宽: 2tiC(3.4) 2tiC 偏置电流: (3.5)2 (W/L\2 l (3.5) KPn(W/L\2R2B y(W/L\3 根据系统失调电压: 根据系统失调电压: (w / r)3 (w / r)3 = (w/l)4 = l(w/l)5 (W/L)6(W/L)6_2(W/L)7 (3.6) 转换速率:(3.7) 转换速率: (3.7) 相位补偿: QV/l)6 卜/ QV/l)6 卜/l)。 (w / l)14 伽 / l)13 +1 (3.8) 以上公式推导过程简略,具体过程可参考相关专业书籍。根据这些公式关系, 经过手算得到一个大致的器件参数如表2。 Ml 120/1 M9 3.2/1 M2 120/1 M10 6/1 M3 40/1 Mil 6/1 M4 40/1 M12 24/1 M5 16/1 M13 6/1 M6 160/1 M14 20/1 M7 32/1 Cc 1.5pf M8 3.2/1 Rb 6KQ 表2二级运放器件参数 1. HSPICE 仿真 根据己经计算好的器件参数,写成电路网表。 .title test .lib E:\h05mixddst02v231 .lib tt vdd vdd 0 5 vss vss 0 0 ?subekt opamp vn vp out vdd vss m 1 2 vn 1 Imp w=l 20u 1= 1 u m2 3 vp 1 1 mp w= 120u 1= 1 u m3 2 2 vss vss mn w=40u l=lu m4 3 2 vss vss mn w=40u 1=1 u m5 1 6 vdd vdd mp w=16u 1=1 u m6 out 3 vss vss mn w= 160u l=lu ml out 6 vdd vdd mp w=32u 1=1 u bias circuit m8 6 6 vdd vdd mp w=3.2u l=lu m9 7 6 vdd vdd mp w=3.2u l=lu mlO 6 7 8 vss mn w=6u l=lu ml 1 7 7 9 vss mn vv=6u 1=1 u ml2 8 9 10 vss mn w=24u l=lu ml3 9 9 vss vss mn w=6u l=lu rb 10 vss 6k miller cc 4 out 1.5p cl out vss 3p ml4 4 7 3 vss mn w=20u l=lu ?ends xl vn vp out vdd vss opamp *ADM x2 vp vp outl vdd vss opamp *ACM

文档评论(0)

ggkkppp + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档