R2设计指导.docVIP

DDR2设计指导 目录 TOC \o 1-5 \h \z HYPERLINK \l bookmark2 \o Current Document \h 1 DDR2基本功能描述 4 DDR2 电平 5 HYPERLINK \l bookmark7 \o Current Document \h 2 DDR2 PCB设计 6 常用拓扑结构 6 DIMM拓扑分析 6 颗粒拓扑分析 6 走线规则及时序 7 WJT 8 3仿真分析拓扑模板 3仿真分析拓扑模板 错误!未定义书签。 图目录 TOC \o 1-5 \h \z 图1 OCD功能示意 4 图2 ODT可变更参数（EMRS表示lA）部寄存器） 5 图3 电压标准 5 图4 过冲示意图 5 图5 2T （左〉、1T （右）模式2DIMM各信号流向描述 6 图6 地址拓朴结构 7 图7 1驱4地址拓扑 7 图8 DDR2时序关系示意W 8 1 DDR2基本功能描述 DDR2 ( Double Data Rate 2 ) SDRAM是由」EDEC进行开发的新生代内存技术标准，它与 上一｛tDDR内存技术标准的区别在于，虽然同是采用了在时钟的上升/下降沿同时进行数据传输的 基本方式，但DDR2内存拥有两倍于上一代DDR内存预读取能力(即：4bit数据读预取)，DDR2 内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。 DDR2内存采用SSTL_1.8电压标准，相对于DDR标准的SSTL_2.5，降低了不少，因而提供了明 显的更小的功耗与更小的发热量，这一点的变化意义重大。 在继承了DDR的优点之外，DDRII新增了OCD、ODT和Post CAS三项功能。 OCD ( Off-Chip Driver):也就是所谓的离线驱动调整，DDR II通过0 CD可以提高信号的完 整性。DDR II通过调整上拉(pull-up )/T拉(pull-down)的电阻值使两者电压相等。使用OCD 通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。 图1 OCD功能示意 ODT: ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据 线终端反射信号需要大量的终结电阻。它大大増加了主板的制造成本。实际上，不同的内存模组对 终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据 线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因 此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以 根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主 板成本，还得到了最佳的信号品质，这是DDR不能比拟的。 DDR2中ODT有3组戴维南电阻值可选： PARAMETER CONDITION SYMBOL MIN XOM MAX UNITS Rtt effective impedance value for EMRS(A6,A2)=0.1; 75 ohm Rttl(eff) 60 75 90 ohm Rtt effective impedance value for EMRS(A6.A2)=1.0: 150 ohm Rtt2(eff) 120 150 180 ohm Rtt effective impedance value for EMRS(A6?A2)=kl;50 ohm Rtt3(eff) 40 50 60 ohm Deviation of VM with respect to VDDQ 2 [lelta VM ?6 6 %  图2 ODT可变更参数（EMRS表示rt部寄存器） DDR-H的地址和控制信号管脚内没有ODT功能，只有DQS、DM、DQ等信号管脚有该功能。 Post CAS :它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读 写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency ） 后面保持有效。原来的tRCD （ RAS到CAS和延迟）被AL （ Additive Latency ）所取代，AL可以在0 , 1,2,3,4中进行设置。由于CAS信号放在了 RAS信号后面一个时钟周期，因此ACT和CAS信号永 远也不会产生碰撞冲突。 1.1 DDR2 电平 DDR2内存采用SSTL_1.8电压标准，根据JEDEC给出的DDR2标准J4DDR2所涉及的所有工作 电压分别给出了要求，见下表： Symbol Parameter Rating Units Notes Min. Typ. M