SP复习总结.docVIP

DSP芯片的主要结构特点：（丨）哈佛结构；（2）专用的硬件乘法器；（3）流水线操作；（4） 特殊的DSP指令；（5）快速的指令周期。 中火处理器的体系架构可以分为：冯?诺依曼结构和哈佛结构。 冯?诺依曼结构也称咎林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的 存储器结构。由于取指令和存取数裾要从同一个存储空叫存取，经由同一总线传输，因为 它们无法重叠执行，只宥一个完成后再进行下一个。 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。可以减轻程序运行时的访 存瓶领。 DSP芯片的发展：美国AMI公司在1978年发布第一个单片DSP芯片；美国德州仪器 公司（Texas Instruments,简称TI）的DSP芯片包含三大系列：TMS320C2000系列、 TMS320C5000 系列、TMS320C6000 系列。 PSP系统的设计开发过程：需求分析、DSP体系结构设计、软硬件设计、软硬件调试、系 统集成调试、系统集成测试。 ’28系列DSP芯片的结构包拈：屮央处理器CPU、片内存储器、片内外设、吋钟管理模块、 中断管理（/扩展）模块。它们之间由芯片內部的数椐总线和地址总线互相连接通信。 TMS320F2812芯片的封装方式有两大类：179引脚的GHH球形网格阵列BGA封装（Ball Grid Array）； 176 引脚的 LQFP 封装（Low-profile Quad）。 所有输入引脚的电平均与TTL兼容，但输入不能够承受5V电压；所有输出引脚均为3.3V CMOS电平。上拉电流/下拉电流均为100PA;所有输出引脚的输出缓冲器驱动能力典型 值是4mA。 DSP内部总线分为：地址总线和数据总线。任意时刻同时发生的两种操作不能使用同一条 总线，因此，程序空间不能同时执行读写操作。 DSI＞外部总线：即DSP芯片与外扩存储器的总线接口，包括19根地址线和16根数据线。 TMS320F28X DSP处理器奋两个独立的存储空间，即片内存储器和外部存储器，存储器的 各个区块都统一映射到程序空问和数裾空闷，并且划分为如下几部分：1）程序/数拋存储 器:SARAM、ROM、Flash 2） CPU的中断向量:保留了 64个地址作为CPU的32个中断 向量；3）保衍区：某些地址被保衍作为CPU的仿真寄存器使用。 命令文件即CMD （Command）是DSP运行程序必不nj‘少的文件，用于指定DSP存储器 分配。CMD文件主要由两个伪指令构成，即MEMORY和SECTIONS。MEMORY指令定 义H标存储器的配置，SECTIONS指令规定程序屮各个段及其在存储器屮的位置。 MEMORY PAGE 0： name 1 fattr）: origin=constant, length=constant； PAGE n： name n [attr]: origin=con$tant, lcngth=constant； } 1） PAGEO为程序存储器，PAGE 1以后为数裾存储器；若不规定，则视为PAGE0。 2） 不M PAGE上的存储区间可以取M样名字，相同PAGE上的名字不能相地址不许重 脅。 attr为任选项，有四个属性可以选择，分别足R （可读）、W （可写）、X （可装入可执行代 码）和I （可对存储器初始化） 3） origin规定存储区的起始地址，length规定存储区的长度 ‘28x系列DSP时钟和系统控制电路包括振荡器、锁相环（PLL）、看门狗和工作模式选 择等；锁相环和振荡器的作用是为DSP芯片中的CPU及相关外设提供可编程的时钟；芯 片内部的外设分为高速外设和低速外设，可以设置不同的工作频率；看门狗模块用于监控 程序的运行状态，它是提髙系统可靠性的重要环节。 锁相环Phase-Locked Loop （PLL）：通过软件程序实时地配置CPU系统时钟和片内外 设时钟。PLL禁止，系统时钟等于XCLKIN; PLL旁路（上电时默认配置，PLLCR寄存 器为零），系统时钟等于XCLKIN/2; PLL使能（PLLCR寄存器中有一个非零值n）,系 统时钟 等于XCLKIN的（n/2）倍。 ‘28x DSP片上品振电路模块允许采川内部振荡器或外部时钟源为CPU内核提供吋钟； 在使用片上品振模块的内部振荡器时，应当在X1/XCLKIN和X2 M个引脚之间连上一个石 英品振，典型的晶振频率是30MHzo采用外部时钟{、V把时钟信号直接接到X1/XCLKIN引 脚，X2引脚则必须悬空。 看门狗单7C,又称为看门狗定时器WatchDogTimer （WDT），其本质是一个定时器屯路； 荞使能看门狗单元，则在系统运行时，看门狗定时器自动计数：如果不能定时清除看门狗计 数器（俗称“喂狗”，或“踢狗” Kick Dog）,那么