VerilogHDLVHDL仿真器ModelSim实验-西安交通大学教师个人主页.PDFVIP

微电子学实验室 实验教程 VerilogHDL/VHDL 仿 真器 ModelSim 实验 2006-7 西安交通大学微电子学实验室 目 录 1. ModelSim 概览错误！未定义书签。 2. 基本的使用步骤3 2.1 建立 ModelSim 库（物理库）3 2.2 建立工程管理3 2.3 编译源代码6 2.4 启动仿真器7 2.5 运行仿真器9 3. ModelSim 的用户界面13 3.1 ModelSim 的Debug 窗口 13 3.2 Main 窗口13 3.3 Wave 窗口15 3.4 Process 窗口 16 3.5 Objects 窗口 17 3.6 Locals 窗口17 3.7 Watch 窗口18 3.8 List 窗口 18 3.9 Dataflow 窗口19 3.10 ModelSim 调试窗口特点20 4. 功能仿真和时序仿真21 4.1 功能仿真21 4.2 时序仿真24 5. 高级功能28 5.1 波形追踪（ChaseX ）28 5.2 代码覆盖（Code Coverage ）32 第 1 页 ModelSim 实验 1.前言 ModelSim 仿真软件是由 MentorGraphic 公司的子公司 Model 技术公司开发的工业界上 最为通用的仿真器之一，它可以用于 Verilog 仿真，VHDL 仿真或者两者的混合仿真。 ModelSim 仿真软件产品的类型很多，我们在这里要介绍的是 ModelSim/SE ，它是 ModleSim 主要的版本，功能最为强大，包含了 ModelSim/PLUS 的所有功能及其附加功能。 ModelSim/SE 随着时间的推移不断地推出新的版本，我们要介绍的是 Mentor Graphis 公司于 2005 年 6 月推出的 ModelSim/Se 6.1 版本的使用。 首先要准备本实验教程的实验数据，请每个同学将目录/cad/Labs/mentor/modelsim/下的 的modelsimLab 文件夹( 内部包含lab1、lab2、lab3、lab4 四个文件夹)复制到自己的 home 目 录下。执行以下命令： unix%cd /cad/Labs/mentor/modelsim unix%cp -r modelsimLab ~ unix%cd ~/modelsimLab/lab1 输入 fpga.setup 命令，然后输入 vsim 命令，便可以得到图 1.1 所示的 ModelSim 图形用 户界面。fpga.setup 命令是为了设置环境变量，在每一个要运行 modelsim 的Terminal 中只要 执行一次。 unix%fpga.setup unix%vsim