ISE设计流程简介-华清远见.PDFVIP

嵌入式培训专家 ISE设计流程简介 ISE设计流程简介 华清远见 今天的内容 vISE 计流程 设计输入 综合 设计实现 验证 器件配置 华清远见 vISE: Xilinx PLD的开发利器 ISE (Integrated Software Environment) 是Xilinx公司提供的用于开发其PLD产品的 工具链，包括设计开发与仿真验证所需的全 部功能，覆盖PLD开发的完整流程；借助该 工具可以使开发人员从容地面对复杂的设计, 轻松地解决各种设计难题。 华清远见 vISE的开发流程 华清远见 v 计输入 设计输入就是将一个概念设计转化为硬件描 述的过程，ISE支持多种输入方式。 Core Generator 第三方网表 原理图 HDL描述 设计约束 华清远见 v综合的概念 设计综合就是将HDL描述转化为针对特定架 的网表描述的过程，ISE还会进行架构级的逻 辑优化。 ISE的综合工具： XST （Xilinx® Synthesis Technology） XST输入: VHDL、Verilog源文件和综合库。 XST输出：NGR、NGC网表文件，分别对应 RTL Viewer和Technology Viewer。 华清远见 v综合的流程 语法检查 HDL综合 将HDL描述转化为硬件电路原语、硬件宏 （如MUX、RAM等）等，并进行状态机提取及 编码优化，对硬件宏进行资源共享优化等逻 辑优化。 低层次优化 将HDL综合的网表进行架构级的逻辑优化。 华清远见 v综合的要点 充分挖掘某些Xilinx特有的资源（查找表、 进位链、块RAM、移位寄存器等）。 对FPGA而言此低层次优化过程是时序驱动 的，依据的是Period、Offset、Inpad To Outpad等时序约束信息。 支持多种逻辑优化手段，如Incremental Synthesis、Register Balancing、Pack I/O Register into IOBs等。 华清远见 v 计实现 将综合输出的逻辑网表适配到特定的器件上， 并生成用于配置FPGA的位流文件。 翻译 主要完成统一标准的工作，即