《数字逻辑组合逻辑》-精选课件.pptVIP

《数字逻辑》 第三章·组合逻辑 */104 and, or logical operation 《数字逻辑》 第三章·组合逻辑 */104 and, or, addition and subtraction 《数字逻辑》 第三章·组合逻辑 */104 4位ALU 74LS181 《数字逻辑》 第三章·组合逻辑 */104 4位ALU 74LS181 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅰ 门电路 二极管、三极管门电路； TTL门电路，TTL三态门； 门电路主要外部特性参数：输出高电平VOH和输出低电平VOL、开门电平VON和关门电平VOFF、扇入系数NI和扇出系数NO、平均传输延迟时间tpd。 常用TTL集成电路芯片； CMOS门电路，CMOS三态门；CMOS传输门。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅱ 组合逻辑分析 所谓组合逻辑分析就是根据给定的组合逻辑电路写出描述其逻辑功能的逻辑函数，确定输入与输出之间的逻辑操作关系。 组合逻辑分析步骤： 根据给定的逻辑电路，写出逻辑函数表达式。 表达式变换及化简。化简方法通常利用代数法或卡诺图法。 根据表达式列出真值表。真值表详尽地给出了电路输入、输出取值关系，它直观地描述了电路的逻辑功能。 指出逻辑功能及评述。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅲ 逻辑设计，又称逻辑综合，是指根据给定的实际问题，找出一个能解决该问题的最简单的逻辑电路来加以实现。 组合逻辑电路的设计是分析的逆过程，步骤进行： 分析设计要求，把用文字描述的设计要求抽象成输出变量与输入变量的逻辑关系。 根据分析出的逻辑关系，通过真值表或其它方式列出逻辑函数表达式。 根据所选择的门的类型，变换并化简逻辑表达式。 画出逻辑电路图或电路原理图， 按照工程实际要求，对所设计的电路进行综合评价。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅳ 其它设计问题 真值表描述 直接表达式描述 不完全项设计。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅴ 险象的产生 同一输入信号经过不同路径到达输出端的时间也就有先有后，这种现象称为竞争现象。 电路中竞争现象的存在，使得输入信号的变化可能引起输出信号出现非预期的错误输出，这一现象称为险象。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅵ 险象的判断 代数法：在一定条件下该函数表达式可变成A+A或AA形式，则相应的电路在A发生变化时可能由于竞争而产生险象。 卡诺图法：若发现某两个圈存在“相切”关系，即两圈之间存在不被同一圈包含的相邻块，则该电路可能产生险象。 险象的解决 增加冗余项； 增加惯性延时环节； 选通法。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅶ 译码器 二进制译码器又称n-2n译码器，它的功能是将n个输入变量变换成2n个输出函数，且每个输出函数对应于n个输入变量的一个最小项。 构件：74LS139、74LS138。 二进制译码器的应用：级联、实现组合逻辑函数、作为数据分配器。 BCD码译码器：用于将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 构件：74LS47。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅷ 编码器 二–十进制编码器执行的逻辑功能是将十进制的0~9这10个数字分别编成4位BCD码。 优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。 构件：74LS148。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅸ 多路选择器 多路选择器又称数据选择器或多路开关，是一种多路输入、单路输出的组合逻辑电路，其逻辑功能是从多路输入中选中一路送至输出端，输出对输入的选择受选择控制变量控制。 构件：74LS153、74LS151。 多路选择器应用：作为逻辑函数产生器、实现数据分时传送系统。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅹ 比较器 比较器是对两个位数相同的二进制整数进行比较并判断其大小关系的逻辑器件。 构件：74LS85。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅺ 加法器 加法器是按二进制加法运算规则，对两个二进制操作数进行处理的器件。 构件：74LS283。 加法器应用：级联、运算。 《数字逻辑》 第三章·组合逻辑 */104 知识点－Ⅻ ALU 算术逻辑单元（ALU）是CPU中运算器的核心部件之一，它不仅能完成算术运算（加法和减法），还能完成多种逻辑运算。 构件：74LS181。 《数字逻辑》 第三章·组合逻辑 */104 精选习题－Ⅰ 设A、B、C、D是4位二进制数，试设