用AlteraQuartusII设计运算器实验示例.PDF

用Altera Quartus II 设计运算器实验示例 1．实验目的 （1）掌握并行加法器的原理及其设计方法。 （2 ）熟悉CPLD 应用设计及EDA 软件的使用。 2 ．实验设备 （1）TDN-CM++教学实验系统一套。 （2 ）PC 微机一台。 3 ．实验原理 本节实验使用大规模可编程逻辑器件 CPLD 来设计实现一个 4 位的并行进位加法器。 通过可编程逻辑器件和EDA 设计方法来实现系统逻辑功能，由此增强了设计的灵活性，提 高了工作效率，并能够缩小系统体积，降低能耗，提高系统的性能和可靠性。 实验系统中采用的CPLD 器件是Altera 公司的MAXII EPM570 芯片。对以上器件的逻 辑设计是通过使用硬件描述语言或原理图输入来实现，硬件描述语言有ABEL 、VHDL 等多 种语言，通过PC 微机运行操作EDA 设计软件来完成对器件的编程设计，设计完成后通过 编程电缆将设计文件下载到对应的CPLD 器件之中，从而形成所需要的逻辑功能。 实验系统采用Altera Quartus II 设计软件来对可编程逻辑器件MAXII EPM570 进行编程 设计。设计软件能对所设计的数字电子系统进行功能仿真和时序仿真。以上两种设计软件除 支持以上两种器件之外，还可支持多种可编程逻辑器件。 本实验使用原理图输入和硬件描述语言编程两种方法来设计一个4 位并行加法器。该加 法器采用并行进位，有两组4 位加数A4～A1 、B4～B1 输入，4 位本地和F4～F1 输出，一 个低位进位C0 输入及一个本地进位CY 输出。 4 ．实验步骤 （1）双击桌面上Quartus II 图标，运行Quartus II 软件。软件界面如图2.3-1 所示。 图2.3-1 Quartus II 软件界面 （2 ）建立一个新工程。 选择菜单File→New Project Wizard ，如图2.3-2 所示。 图2.3-2 选择建立新工程向导菜单项 单击菜单项New Project Wizard 后，出现向导提示框，单击按钮Next ，出现如图2.3-3 所示New Project Wizard 对话框界面，在该界面中输入相应工程名称和存放路径，然后单击 按钮Next 。 图2.3-3 New Project Wizard 对话框界面 出现如图 2.3-4 所示的 Add Files 对话框界面，在 File name 栏中输入文件名称，如 “ADDER ”。 图2.3-4 Add Files 对话框界面 出现如图 2.3-5 所示的器件设置对话框界面，实验系统使用的是 MAXII 系列的 EPM570T100C5 芯片，找到该器件后选中它，然后一直单击按钮Next ，完成新工程的建立。 图2.3-5 器件设置对话框界面 （3 ）新建设计文件。 建立新工程后，选择菜单File→New ，弹出如图2.3-6 所示的新建设计文件选择窗口。 选择框中的Device Design Files 页下的项目Block Diagram/Schematic File ，使用图形设计方 式，单击按钮OK，则打开了图形编辑器窗口。 图2.3-6 新建设计文件选择框 选择菜单File→Save As，在如图2.3-7 所示的文件保存对话框中输入文件名，如ADDER ， 然后单击按钮“保存”，则创建了图形设计文件ADDER 。 图2.3-7 文件保存对话框 （4 ）设计逻辑电路。 在图形编辑器窗口中双击鼠标左键或选择菜单Edit→Insert Symbol ，弹出如图2.3-8 所 示的Symbol 对话框界面。 图2.3-8 Symbol 对话框界面 在Name 栏中输入器件名称，如AND2 ，所选择的器件符号就