《嵌入式设计技术的工程方法》第3章基于niosii的sopc幻灯片资料.pptVIP

第三章 基于Nios II的SOPC设计技术;进入SOPC Builder构建Nios II系统;进入Nios II IDE，创建软件工程，与硬件绑定。;第二节 Nios II嵌入式软核处理器体系结构;二、Nios II处理器结构;;;Nios II处理器软核有三种类型：;三、Nios II的通用寄存器;r26（gp）: 全局指针，存放指向数据区的临时地址。即存取位于gp值上下 32KB范围的数据时，只需一条以gp作为基指针的指令。;四、Nios II的控制寄存器;status （ctl0）：复位时，清零。 PIE位——中断使能。“0”忽略外部中断；“1”外部中断能 否被处理取决于ienable（ctl3）的值。 U位—— “0”管理模式；“1”用户模式。;estatus（ctl1）：status的影子寄存器，在异常处理时保存status内容。 异常处理程序检测estatus，可确定异常状态。异常处理程序返回时，将 estatus复制回status。;五、Nios II的操作模式;三种操作模式之间的转换;六、Nios II的异常处理; 异常处理程序的地址在系统创建时指定。在运行时，该地址是固定的，不能由软件改变。但对软件而言，它是透明的，程序员可以在不知道异常地址的情况下正常编写程序。;硬件中断; 一旦产生硬件中断，status的U、PIE为0，进入管理模式且禁止所有中断。异常处理程序通过ipending寄存器判断中断源，并按irq0→irq31的优先级顺序，转到相应的中断服务子程序（ISR）。;确定异常类型的过程;异常的嵌套;异常的返回;七、Nios II的断点处理与返回;断点的处理;八、Nios II的存储器与外设组织;存储器和外设的访问：;指令主端口：是一个进行流水操作的Avalon主端口，指令宽度32位，采用动态自动对齐。 NiosⅡ处理器提供高速缓存来提高平均取指时间，同时处理器还提供预取顺序指令和转移指令的分支预测。;紧耦合存储器： NiosⅡ提供低延时存储器的访问，可以将一些关键的代码（中断服务程序）和数据（DSP计算）放在紧耦合存储器中而无需高速缓存的开销。紧耦合存储器一般为片内存储器，对一些小系统可以只使用紧耦合存储器的方式。;十、Nios II支持的寻址方式;十一、Nios II的指令集;;第三节 Avalon 总线规范简介;Avalon接口的功能与特点;Avalon Switch Fabric;术语和概念;Avalon交换结构支持多个主外设，能进行多路数据的同时处理，实现无与伦比的系统吞吐量。;Avalon外设;Avalon端口就是一组Avalon信号。;主从端口对;一般用户只关心从端口传输，因为用户的自定义外设多为从外设，只有自主创建主外设时才涉及到主端口传输。;3.2.1 Avalon从端口信号;信号类型 名称;信号类型名称;信号类型名称;信号类型名称;信号类型名称;3.2.2 基本从端口读传输;A B C D E;基本从端口读传输在一个时钟周期内完成。;3.2.3 具有固定等待周期的从端口读传输; 具有一个等待周期的从端口读传输;3.2.4 具有可变等待周期的从端口读传输;3.2.5 基本从端口写传输;A B C D ;若从外设不能在一个总线时钟周期内捕获数据，则需插入等待周期（固定等待、可变等待）。;3.3 Avalon主端口传输;信号类型名称;信号类型名称;信号类型名称;3.3.2 基本主端口读传输;A B C D;A B C D E F G H;3.3.3 基本主端口写传输;A B C ;具有等待周期的主端口基本写传输;Avalon总线规范支持的的其他传输特性;与传输无关的信号;主端口中断信号（irq 和 irqnumber）;硬件优先级——主端口只使用1位irq信号???同时使用irqnumber。;复位控制信号