第21章触发器和时序数字电路.pptxVIP

第21章 触发器和时序逻辑电路21.1 双稳态触发器21.2 寄存器 21.3 计数器21.4 555定时器及其应用21.5 应用举例 第21章 触发器和时序逻辑电路本章要求1. 掌握 R－S、J－K、D 触发器的逻辑功能及 不同结构触发器的动作特点;2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路;3. 学会使用本章所介绍的各种集成电路;4. 了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。 时序逻辑电路的特点： 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。21.1 双稳态触发器 双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。 正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。QQG1G2SDRD21.1.1R－S 触发器1. 基本 R－S 触发器两互补输出端 反馈线两输入端(1) SD=