复合逻辑门版图技术.pptVIP

EE141 EE141 欧拉路径法 运用欧拉路径法设计版图：可得到输入端的排列顺序，使复合逻辑门可用连续的扩散区来实现，达到占用面积最小，性能好。 运用欧拉路径法设计版图步骤： 构造逻辑图 识别欧拉路径 构造逻辑图 识别欧拉路径 一条欧拉路径：通过逻辑图中所有节点并且只经过每条边一次的一条路径。 当PDN或PUN网络的逻辑图中存在欧拉路径时，则可实现PDN或PUN中的多个晶体管共用一条连续的扩散区。 要实现同一输入控制的NMOS管和PMOS管对准，要求在PDN和PUN网络中的欧拉路径必须一致。 注意：在欧拉路径中边的顺序等于在版图中输入端的顺序。 运用欧拉路径法设计OAI22 运用欧拉路径法设计OAI22 运用欧拉路径法设计AOI22 Complex CMOS Gate 点操作算法G3:0的输出表达式 Static CMOS Full Adder Circuit Static CMOS Full Adder Circuit 计算第4位进位的镜像结构超前电路 * School of Microelectronics ? Digital Integrated Circuits2nd Combinational Circuits Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic 复合逻辑门的版图技术 数字集成电路设