第7章十六位微机系统的结构及使用.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第7章十六位微机系统的结构及使用

第七章 十六位微机系统的结构及使用 §7.1 IBM.PC/XT的硬件构成 §7.2 IBM.PC/XT的基本系统软件 §7.3 系统的启动 §7.4 DOS的功能调用 习 题 §7.1 IBM.PC/XT的硬件构成 一、 IBM.PC/XT的系统板组成 1.处理器子系统及其支援芯片 8088微处理器是系统板的核心,它支持16位操作,具有20位地址线,最大寻址范围可达1M字节。 与8088处理器配套的支援芯片主要有时钟信号发生器8284A;总线控制器8288;四通道直接存贮器存取(DMA)控制器8237A-5;定时器/计数器8253-5;中断控制8259A等。下面我们分别进行介绍。 ① 时钟信号发生器8284A 时钟发生电路如图7-3所示,它产生5个系统需要的信号。 ② 总线控制器8288 8288总线控制器,它对8088输出的状态信号进行译码,以产生相应的命令及时序信号,作为系统总线的控制信号。8288的连接电路如图7-4所示。 ③ 中断控制器8259A 8259A中断控制器用来管理外设对CPU的中断请求,它可以接收8个外部中断请求信号,共分8个中断优先级,其中0级为最高,7级为最低。 ④ 定时器/计数器8253—5 它包含三个计数器,计数器0的输出信号为1.193 18 MHz,其输出与8259的IRQ0(0优先级输入端)相接,每54.936 ms请求一次中断,用于系统日历时钟计数,另外还用于软盘驱动器马达的超时检测。 ⑤ DMA控制器8237A DMA控制器8237A提供四个通道的DMA传送控制,其中0通道用于动态随机存贮器的刷新。 2.只读存贮器ROM 系统板上有可支持64 K字节的ROM空间,板上备有两个ROM插座,其中每个可插入32 K字节或8 K字节的PROM或EPROM器件。在PC/XT配置时,一个插了32 K字节的ROM,用于固化BASIC解释程序,其绝对地址从F6000H~FDFFFH。另一个插8 K字节ROM,用于固化基本输入输出系统(BIOS),它包括加电后的自动测试程序、I/O设备驱动程序、软盘引导输入程序和用于显示的128个字符的点阵,该ROM占用的绝对地址是FE000H ~FFFFFH。 3.随机存贮器RAM 系统板上的随机存贮器由64 K×1位的2164动态存贮器芯片组成,一个最小系统应有128 K字节,系统板上最大容量可达256 K字节,若需要再增加内存容量,则须在扩充插槽中插入内存扩充卡才能解决。 4.I/O适配器 系统板上配置有用于键盘接口的串行接口适配电路,键盘通过5芯电缆与适配电路连接,当某一个键被按下时,适配器就会向CPU提出中断请求,然后由CPU执行BIOS中的键盘中断处理程序,读取该键的信息。 5.I/O扩展插槽 系统板上有八个62引脚的扩充插槽,除第八个插槽以外,相同序号的引脚都用引线连在一起,只有第八个插槽的B-8引脚,在CPU选中此槽的卡时,要求提供一个“卡选中”信号。 双列插槽引脚分A面(即对应于接口卡的元件面)和B面,插槽引脚的信号均是TTL逻辑电平,其负载能力为两个低功耗肖特基TTL门,一般标准接口卡对扩充槽引脚所呈现的负载为一个低功耗TTL门。扩展插槽各引脚信号定义如图7-5所示。下面我们对各引脚信号作一介绍。 ① OSC 该信号频率为14.318 MHz,占空比为50%,是系统中频率最高的信号,系统中的所有时钟信号均由该信号分频得到。 ② CLK 该信号是频率为4.77 MHz的系统时钟信号,一般占空比为1/3,即高电平持续时间为70 ns,低电平持续时间为140 ns。它主要用于总线同步。 ③ RESET DRV 该信号是系统的复位信号,它由8284时钟发生器的RESET输出经驱动后得到,高电平有效。 ④ A0~A19 它是20位的地址信号输出线。 ⑤ D0~D7

文档评论(0)

sandaolingcrh + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档