基于FPGA中软异步FIFO 设计和实现.ppt

基于FPGA中软异步FIFO设计和实现 宋文 S2009年9月 概况 什么是FIFO FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。异步是指读写不是由一个时钟信号控制的，用于解决高速器件和低速器件之间数据暂存问题。 概况 什么是FPGA FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 概况 FIFO的应用背景 随着计算机、多媒体和数据通信技术的高速发展，数字图像、语音等数据传输技术近年来得到了极大的重视和长足的发展，并取得了广泛的应用。 如何保障这些语音、图像等数据传输的准确性、及时性？ 如何高效率高速度地传输这些数据？ 这些都是当今信息领域的科研人员所必须回 答和解决的问题。 概况 而往往在数据传输系统中，会遇到不同系统接口间数据的传输。 通常在两个相连接的不同电路系统之间（因为每个系统的数据传输速度不同，在系统的接口部分就会出现数据输入速度和输出速度不同）会发生数据传输速率不匹配的问题。这种情况往往会让传输的数据产生复写或者丢失，降低数据的传输速率，同时也因为数据复写、丢失和无效数据的读入，将会产生数据出错。 因此需要在不同系统的接口处设计数据传输单元来实现数据的高速高效传输。 概况 在现代的系统设计中，为了提高系统的性能，设计者对数据的传输率、数据的传输量，对系统各部分之间的接口部分不同的数据输入和接收传输率的匹配有越来越高的要求，而 FIFO 存储器以其合理的价格、使用的方便灵活性以及上述的对速度匹配的应用而成为解决这类问题的理想途径，因此FIFO 存储器在计算机、多媒体和数据通信领域都有着广泛的应用，因此对 FIFO 的研究与设计应用具有理论上和实际应用上的双重意义。 主流解决方案 目前市场上实现FIFO的方案 一.基于FPGA的双端口的RAM 二. ASIC的专用电路 三.基于单片机的单端口RAM 方案优缺点比较 基于FPGA的双端口的RAM ASIC的专用电路 基于单片机的单端口RAM 优点 在现场可编程，容量可改动性大，实现简单，生产周期短，速度快， 开发时间快，可移植性好 功耗极低，抗干扰能力强，单位价格便宜，可靠性高 价格便宜，实现简单，功耗较低 缺点 抗干扰能力较差，功耗较大，价格较高 研发周期长，生产时间长，容量大小固定 读取速度慢，容量小 适用场合 民用高性能电子产品 军用，强电磁干扰， 强辐射，高性能 计算机系统 工业控制，低成本电子系统 方案选择 对以上三种方案的对比，鉴于FPGA的在现场可编程，容量可改动性大，实现简单，生产周期短，速度快，开发时间快，可移植性好的优点，以及学校实验室提供的软硬件平台，我们选择基于FPGA作为工程实践的方案。 所设计的FIFO用于图像采集中的数据缓冲器，连接图像采集器和图像处理器。 方案设计 FIFO的基本单元是寄存器，作为存储器件，FIFO的存储能力是由其内部定义的存储寄存器的数量决定的。 端口说明 wdata：输入数据端口； rdata：输出数据端口 rinc： 读使能端，当rinc=1时，可以读出数据 rclk： 读时钟，rclk上升沿时才能读出数据 winc： 写使能端，当rinc=1时，可以写入数据 wclk： 写时钟，wclk上升沿时才能写入数据 rst_n： 清零端，rst_n=0时，读写都被清零（即：读写地 址指针都指向0） full： FIFO状态信号，full=1时，表明该FIFO存储器已 经写满 empty：FIFO状态信号，empty=1时，表明该FIFO存储 器已经读空 异步FIFO控制器模块划分 简要程序框图 需要解决的技术难题 要完成一个异步FIFO 的设计,必须要解决2 个问题： 1.避免亚稳态的产生 2.产生正确的空、满标志 亚稳态