高精度频率计的设计与研究-控制理论与控制工程专业论文.docxVIP

武汉科技大学 研究生学位论文创新性声明 本人郑重声明:所呈交的学位论文是本人在导师指导下，独立进行研 究所取得的成果。除了文中己经注明引用的内容或属合作研究共同完成的 工作外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。 对本文的研究做出重要贡献的个人和集体，均己在文中以明确方式标明。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 论文作者签名: 日期: del牛ζ.2 :6 研究生学位论文版权使用授权声明 本论文的研究成果归武汉科技大学所有，其研究内容不得以其它单位 的名义发表。本人完全了解武汉科技大学有关保留、使用学位论文的规定， 同意学校保留并向有关部门(按照《武汉科技大学关于研究生学位论文收录 工作的规定》执行)送交论文的复印件和电子版本，允许论文被查阅和借阅， 同意学校将本论文的全部或部分内容编入学校认可的国家相关数据库进行 黯额KRR 检索和对外服务。  论文作者签名:多4 指导教师签名:制的我 期 :d f.r ，28 万方数据 摘 要 本文在概述目前常用的测频方法的基础上，通过解析几种传统测频方法的原 理及其优缺点及不同测频方法的误差、精度，然后在等精度测频法的基础上寻求 提高测量精度的方法。 在对频率测量提高精度的研究过程中提出了一种新的改进方法--全同步测 频，其闸门信号不仅与被测信号同步，同时也与标准时钟同步，由此消除了计数 误差。文中，详细论述了全同步测频的工作原理、误差分析及实现方案，并给出 了原理图。本文设计的频率计在FPGA上进行设计实现。根据测频原理框图给出 了总体设计方案，然后将频率计的核心即测频部分按照实现功能的不同划分为多 个模块，并给出了每一个模块的详细设计方法。在Quartus II软件环境中，基于 Verilog HDL语言的环境下完成设计、编译、调试、仿真和下载。采用Verilog HDL 语言编程、以FPGA为硬件设计载体具有重要的理论意义和实际应用价值。 关键词：频率测量；全同步；FPGA；Quartua II；Verilog I  Abstract In this article, an overview of the most commonly used frequency measurement method, based on the principle of parsing through several traditional methods of measuring frequency and the advantages and disadvantages of different methods of measuring frequency error, accuracy, and precision frequency measurement in other basic laws seek to improve the measurement accuracy of the method. Improve the accuracy of frequency measurement during the study proposes a new and improved method - fully synchronous frequency measurement.Not only the measured signal synchronized with the gate signal, the clock is synchronized with the standard, thus eliminating the error count.In this article, a detailed discussion of the full synchronization frequency measurement works, error analysis and implementation, and gives the schematic.The frequency design in the FPGA design to achieve.Frequency measurement principle block diagram shows the overall design, and the frequency meter core section in accordance with the realization that the frequency measurement function is divided into a number of different modules, and gives