高耐压LDMOS器件结构的设计研究-微电子学与固体电子学专业论文.docxVIP

万方数据 万方数据 DESIGN AND RESEARCH OF HIGH VOLTAGE LDMOS DEVICE STRUCTURE A Thesis Submitted to University of Electronic Science and Technology of China Major: Microelectronics and Solid-State Electronics Author: Ge Weiwei Advisor: Zhang Guojun School of Microelectronics and Solid-State School : Electronics 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘 要 摘 要 LDMOS 器件是高压集成电路中广泛应用的高压器件，其主要的性能指标是击 穿电压和导通电阻，如何从新材料、新结构、新工艺的方向来实现两者的优化折 中是现今研究设计的热点。本文从新结构的角度出发，研究分析了三种高压 LDMOS 器件结构： U 形槽漂移区高压 LDMOS 器件结构：利用槽结构，折叠了漂移区，有效减 小器件表面的尺寸，降低了导通电阻，而且槽内填充了 SiO2 等低介电常数的介质， 有效的保持了器件表面的高耐压。具体分析了衬底掺杂浓度、槽的形状、槽的深 度与宽度、漂移区掺杂剂量以及槽内填充介质的介电常数值对器件性能的影响， 仿真优化得到器件的主要参数，实现器件耐压达到了 771V，比导通电阻降至 19.57Ω·mm2。 Triple RESURF 高压 LDMOS 器件结构：基于 RESURF 技术，将 P 型埋层引 入漂移区内，增加漂移区的掺杂总量，有效实现低导通电阻。详细仿真分析了影 响器件性能的 P 埋层的浓度、位置、厚度及长度等因素，实现了器件的击穿电压 为 734V，比导通电阻为 14.61Ω·mm2。 覆有高介电常数膜高压 LDMOS 器件结构：应用高介电常数膜覆盖于漂移区 表面，利用高介电常数膜可以实现器件最佳横向变通量的优点，调节并优化器件 表面电场，达到高的耐压。通过器件数值仿真，分析器件击穿电压和导通电阻与 漂移区结构、高介电常数膜及场板结构的关系，优化了器件参数，器件击穿电压 可达到 816V，比导通电阻可低至 16.78Ω·mm2。 本文的三种高压 LDMOS 器件结构的耐压水平都高于 700V，并保持了相对较 低的导通电阻。 关键字：LDMOS 器件，击穿电压，导通电阻 I ABSTRACT ABSTRACT LDMOS device is widely used in high voltage integrated circuit. From the direction of new materials, new structures and new technology achieving the optimal compromise between breakdown voltage and on-resistance which are important performance index is a hotspot of current researching. In this article, three kinds of high voltage LDMOS device structure are studied and analyzed. In high voltage LDMOS device with a drift region formed around a U-shaped trench, the drift region is folded, to reduce the size of the device and on-resistance. The trench is filled wit