“北斗”导航接收机基带处理系统的分析-检测技术与自化装置专业毕业论文.docxVIP

“北斗’’导航接收机基带处理系统的研究 “北斗’’导航接收机基带处理系统的研究 摘要 随着EDA技术的飞速发展，大规模可编程逻辑芯片CPLD／FPGA应运而生。 因其可用硬件描述语言进行芯片设计、支持在线编程和在系统编程等优点应用 于众多领域，尤其适合系统的开发阶段，但FPGA的控制能力不足。由于ARM 具有高性能、低功耗、低成本等优点，成为移动通信、便携设备等嵌入式产品 的首选。FPGA+ARM构建的系统可以优势互补，越来越受到人们的青睐。 本论文的应用对象是“．北斗接收机的基带系统，传统的数字接收机都采 用高端FPGA(内含NIOS)作为核心，但高端FPGA价格昂贵，且NIOS不够稳定。 本文提出了基于AD+FPGA+ARM处理器的系统架构，使用ARM代替NIOS，并 在ARM中嵌入实时操作系统gC／OS．II，完成对整个系统的控制及部分数据处理 功能，有效降低了成本，且增强了系统的稳定性。 论文的第一章提出了本论文的研究内容，阐述了本系统的意义，嵌入式系 统的发展概况，以及论文的组织结构。第二章是对可编程逻辑器件FPGA进行了 深入的研究，包括FPGA的开发流程、配置模式，并提出了利用FLASH被动并 行加载FPGA的方法。第三章是系统硬件结构设计。提出了系统硬件的总体结构 设计思想，根据FPGA和ARM构建系统，采用高速A／D用于前端信号采集，增加 了FLASH和SRAM