基于pcie的高速数据采集卡的fpga设计与实现-仪器仪表工程专业论文.docxVIP

万方数据 万方数据 THE FPGA DESIGN IMPLEMENTATION OF HIGH-SPEED DAC BASED ON THE PCIE BUS A Thesis Submitted to University of Electronic Science and Technology of China Major: Instrument and Meter Engineering Author: Kun Lin Advisor: Yongle Xie School : School of Automation Engineering 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 摘 要 随着数据采集系统的广泛应用，国内与国外的技术水平仍存在一定的差距， 研发一款具有自主知识产权的高速数据采集系统显得越来越迫切，本论文课题背 景是研究一款 6GSPS 采样率、1GHz 带宽的高速数据采集卡，本论文主要研究的 内容是基于 PCIe 总线技术的高速 AD 采集卡的数据存储与控制。 在硬件设计中，为了提高系统的采样速率，采用两片 ADC 芯片时间并行交 替采样的方法。在可编程逻辑设计中，FPGA 作为设计的主控模块，采用模块化 的设计思路使用 VHDL 语言实现对 FPGA 的控制，逻辑设计部分主要包括：基于 SPI 的串行通信设计实现时钟芯片以及 ADC 芯片内部寄存器的配置；使用 FPGA 内部资源 MIG 控制核实现 DDR2 SDRAM 高速数据的存取和读写控制；数据采集 卡与上位机的通信采用 PCIe 总线接口，使用可编程逻辑的器件 Virtex5 芯片生成 PCIe 端点 IP 核的方法实现，从而大大缩短了开发周期，简化了设计流程；设计 基于 DMA 方式的 PCIe 总线传输，数据传输过程中，不需要占用 CPU 资源却可 以实现更高的实际传输速率。 本设计和 PCIe 总线驱动相结合，成功实现了上位机通过 PCIe 总线对数据采 集卡各芯片的配置，也实现了数据采集卡向上位机传输 AD 采样数据并存储的功 能，结合仿真软件 Modelsim 和检测 FPGA 内部信号的 ChipScope 软件对系统功能 进行调试和验证，从而证实了该方案的可行性。 关键词：高速数据采集，PCIe 总线，FPGA，SPI 通信，DMA 方式 I ABSTRACT ABSTRACT With the widely application of the data acquisition system and the big technical gap between domestic and overseas research, developing a high-speed data acquisition system with independent intellectual property rights becomes more and more urgent, this thesis depends on the background of the research of 6 GSPS sampling rate and 1 GHZ bandwidth of high speed data acquisition card. The main research of this paper is the data storage and control of the high speed DAC (Data Acquisition Card) based on the PCI Express bus. In hardware design, in order to improve the sampling rate of system, we use two ADC chips to achieve p