第2章tm320c55x的硬件结构.pptVIP

2003.2.16 TMS320C55x DSP原理及应用 1．并行总线引脚 并行总线A13～A0直接与外部引脚相连，这14个引脚可以完成以下三个功能：HPI地址总线（HPI.HA[13:0]）、EMIF地址总线（EMIF.A[13:0]）或通用输入/输出（GPIO.A[13:0]）。这三个功能可以通过外部总线选择寄存器（EBSR）中的并行端口模式字段来设置，这些引脚的初始状态由GPIO0引脚决定。 并行双向数据总线D31～D0可以完成两个功能：EMIF数据总线（EMIF.D[15:0]）或HPI数据总线（HPI.HD[15:0]）。同样，这两个功能可以通过外部总线选择寄存器中的并行端口模式位域来设置，这些引脚的初始状态由GPIO0引脚决定。 第2章 TMS320C55x的硬件结构 2．中断引脚和复位引脚 中断引脚INT[4:0]作为低电平有效的外部中断输入引脚，由中断使能寄存器（IER）和中断模式位来屏蔽和区分优先次序。 复位引脚低电平有效，当该信号有效时，DSP将终止任务的执行并使程序指针指向FF 8000h，当变为高电平时，DSP从程序存储器FF 8000h的位置开始执行。 第2章 TMS320C55x的硬件结构 3．位输入/输出信号引脚 GPIO[7:6,4:0]共7个输入/输出线，可