网站大量收购独家精品文档,联系QQ:2885784924

基于powerpc的dcs控制系统主控制器设计与实现-电路与系统专业论文.docxVIP

基于powerpc的dcs控制系统主控制器设计与实现-电路与系统专业论文.docx

  1. 1、本文档共66页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于powerpc的dcs控制系统主控制器设计与实现-电路与系统专业论文

万方数据 万方数据 西安电子科技大学 学位论文独创性(或创新性)声明 秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标 注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成 果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处,本人承担一切的法律责任。 本人签名: 日期 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内 容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。(保密的 论文在解密后遵守此规定) 本学位论文属于保密,在 年解密后适用本授权书。 本人签名: 日期 导师签名: 日期 摘要 摘要 主控制器是整个 DCS 控制系统的核心,它负责数据的处理和交互,主控制器 的性能直接影响到整个控制系统的实时性和可靠性等综合性能。而主控制器工作 的性能主要依赖于内置 CPU 芯片的性能、以太网接口速率以及冗余网接口速率这 几种因素,选择更高性能的 CPU 芯片,使用更高速率的网络接口,都是提高主控 制器性能的方法。 本文结合某公司的实际产品需求(设计出一款数据处理速度较高、数据冗余 速率较上一版本大幅提升的主控制器),提出设计方案,并完成了具体的开发设计。 论文完成了硬件电路的整体设计、主要芯片选型和具体的电路实现以及测试工作。 本次设计中主要使用 PowerPC 芯片、ARM 芯片和 FPGA 芯片来实现各项功 能。其中,由 PowerPC 芯片和 FPGA 芯片组成 CPU 最小系统,由 ARM 芯片和 FPGA 芯片组成 ARM 最小系统。CPU 最小系统负责主控制器和上位机、冗余主 控制器之间的通讯以及维持主控制器自身系统的运行。ARM 最小系统负责主控 制器和外部设备之间的通讯,该通讯通过 DP 链路实现,使用标准 PROFIBUS-DP 协议。FPGA 负责对板上的各项监测数据进行分析和运算。 具体电路实现包括电源电路、时钟电路的分析和设计,PowerPC 部分和 FPGA 部分的电路设计。并结合公司的输入、输出模块和上层组态软件,对所设计的模 块进行了简单的功能测试,测试结果表明所设计的模块在常规条件下能够正常工 作。 本次设计所使用的 CPU 芯片已经为业内比较先进的双核 CPU 芯片,冗余网 接口和以太网接口都采用了千兆以太网,若用于替代现有主控制器,将极大地提 高整个控制系统的性能。 关键词: DCS 主控制器 PowerPC Abstract Abstract Master controller is the core of the DCS control system, it is responsible for data processing and data exchange. The performance of the master controller will directly affects the Timeliness and reliability of the whole control system. And the performance of the host controller is mainly depends on the performance of its built-in CPU chip, ethernet interface rate, and the rates of redundant net. Choose a higher-performance CPU chips, or use a higher speed network are ways to improve the performance. In this paper, we depends on the actual demand of a company(To design a high speed data processing, data redundancy rate increased significantly compared to the previous of the master controller), a scheme

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档